AI半導体の複雑化でテスト手法に新たな課題：ATE業界はどう対応するのか（2/3 ページ）

[Jeorge Hurtarte（Teradyne），EE Times]

ATEはどう課題に対応しているのか

　こうした要求に合わせて柔軟なテスト戦略が進化し、新しいプロセスノードやチップレットベースのアーキテクチャ、その他の新興技術がもたらす課題に対処している。以下に例を挙げてみよう。

ATEをシステムレベルテストで補完

　動的なテストカバレッジは、ATEとシステムレベルテスト（SLT）を結び付けることで可能になる。SLTは、「最終使用環境をエミュレートする条件下で半導体デバイスを評価する」というテスト手法である。

　そうすることで、デバイスの機能と、ソフトウェアや他のハードウェアコンポーネントとの相互作用をより包括的に検証できる。これは特に、現実世界での相互作用やソフトウェア統合が重要となるSoC（System on Chip）やSiP（System in Package）などの高度な半導体技術に役立つ。障害を効率的に特定して、コストのバランスを取ることができ、メーカーはデータ分析を活用して歩留まりを改善できる。

統合前テストおよび包括的なテストオプション

　正常に動作するダイとインターポーザーのみを最終パッケージに確実に統合することが重要にある。厳格な統合前テスト（Known Good DieおよびKnown Good Interposerプロセス）は、各コンポーネントの機能を検証して、欠陥の可能性を低減する。また、3D積層ICの包括的なテストアクセスに関しては、スタック全体の3D-DFT（Design for Testability）テストアクセスアーキテクチャによって、信頼性と性能の効率的なテストを実現することができる。

新たな技術とテスト要件を考慮

　データセンターの消費電力問題の対処に向けて、シリコンフォトニクスなどの新しい技術の開発が進んでいる。ただし、この技術では、デジタルとフォトニクスを同時にテストする必要性が生じる。これは、業界がまだ開発中の機能である。フォトニクスとエレクトロニクスの統合が進むにつれて、データセンターやHPCアプリケーションに不可欠な高いデータ転送速度と低消費電力を保証する、コパッケージオプティクス向けに最適化されたフォトニクステスターが必要となっている。

データ解析の活用とAIの統合

　理想的な形は、テストパートナーがATEのデータ解析を活用して、製造プロセスにおけるフィードバックと制御を提供する方法である。このデータは動向と異常の特定に役立ち、歩留まりの向上とコストの削減に向けた事前の調整が可能になる。

　AIは、動向の分析やテストパラメータの最適化、リアルタイムの意思決定を支援して、テスト効率を向上させる。この統合には、半導体ライフサイクルのさまざまな段階にわたる安全なデータ共有が必要であるが、これは細分化されたファブレスモデルでは特に難しい。

　例えば、デバイスがウエハーからパッケージ、SLTへと移行すると、ATE業界は故障メカニズムをスクリーニングする最も効果的なポイントを決定する必要がある。こうした決定は、特定のデバイスの製造工程が成熟すると人と同等レベルで行われるが、故障を検出して対処すべき場所の特定は、ATEとSLTシステム間の通信リンクを使用した動的なテストカバレッジによってサポートされる。AIアルゴリズムを統合すると、このプロセスがさらに強化され、テスト中に生成される膨大なデータを管理して、高品質でコスト効率の高いテストを実現できる。

テストカバレッジのバランスを取り、歩留まり、コスト、品質を最適化

　柔軟なテストフローを実装するには、「シフトレフト」と「シフトライト」の両方の戦略を使用して、品質の全体的なコストを最適化し、テストの初期段階と後期段階のトレードオフのバランスを取る必要がある。データ分析を適用することで、半導体製造プロセス内でテストを行う最適なポイントを決定できる。

　初期テストは、スクラップコストを最小化に抑え、後期テストは包括的な品質管理を保証する。この総合的なアアプローチによって、テストエコシステム全体が最適化され、歩留まりが向上し、コストが削減され、高い品質が維持される。