「Intelとはビジネスモデルが違う」 独自路線突き進むAltera：Agilex全ファミリー出荷など発表

Alteraは2025年9月、年次イベントの「Altera Innovators Day 2025」を開催した。日本メディア向け説明会では製品情報などに加え、Intelからの独立について言及した。

[杉山康介，EE Times Japan]

　Alteraは2025年9月、年次イベントの「Altera Innovators Day 2025」を開催した。これに際し、日本法人の日本アルテラ・セミコンダクター・テクノロジーは日本メディア向け説明会を実施した。

Intelから独立して迅速な意思決定が可能に

アジアパシフィックジャパンAltera代表、アルテラジャパン社長のSam Rogan氏

　説明会の冒頭では、アジアパシフィックジャパンAltera代表、アルテラジャパン社長のSam Rogan氏が、Intelからの独立について改めて言及した。

　Rogan氏は「FPGAの開発には速度感が求められる。Intelは良い会社だが、社員数10万人もの大規模な組織では、柔軟かつ迅速な意思決定は難しい。またIntelは全体で2000社ほどの顧客を抱えているのに対し、Alteraの顧客は1万数千社と、マイクロプロセッサとFPGAではビジネスモデルが異なる」と語る。「今回の独立によって迅速な意思決定が可能になり、バリューを最大化できる」と続けた。

　製品としては、Armプロセッササブシステムを統合したFPGA、SoC（System on Chip） FPGA「Agilex」の全製品ファミリーの量産出荷を開始したことを発表。ラインアップはハイパフォーマンスモデルの「Agilex 9」「Agilex 7」、ミッドレンジモデルの「Agilex5」、コストパフォーマンスモデルの「Agilex 3」の4種類をそろえる。

「Agilex」全製品ファミリー［クリックで拡大］出所：Altera

　このうち「Agilex 5 Dシリーズ」はFPGAおよびSoCのロジック集積度を最大2.5倍、バンド帯域幅を最大2倍に拡大。最上位モデルは160万ロジックエレメントを搭載する。DDR5インタフェース速度を最大5600メガトランスファー/秒、LPDDR5を最大5500メガトランスファー/秒に引き上げ、従来比で25%の高速化を実現した。

　加えてAgilex 5 Dシリーズ全モデルに、ポスト量子暗号（PQC）対応のセキュアブート機能を新たに搭載する。

Agilex 5 Dシリーズは性能を向上［クリックで拡大］出所：Altera

　Altera製FPGA用開発ソフトウェア「Quartus Prime」のバージョン25.3のリリースも発表。バージョン25.1.1と比べて6%のコンパイル時間改善や、Fmax性能を維持しながらのALM（Adaptive Logic Module）使用量の6%削減などを実現した。

FPGA設計立ち上げが2時間で可能な新世代ツール登場

　大きなトピックになるのが、第4世代システム統合ツール「Visual Designer Studio」への早期アクセスだ。設計フローでのIPブロック接続の自動化や、IP（Intellectual Property）ブロックやRTLコードを視覚的に設計できるドラッグ&ドロップ式のブロックビューなどの機能を備えていて、従来のRTLのみでの設計と比較して、FPGA設計の立ち上げにかかる時間を5日から2時間へと短縮できるとしている。

左＝「Quartus Prime」バージョン25.3リリース、右＝第4世代システム統合ツール「Visual Designer Studio」に対応［クリックで拡大］ 出所：Altera

　Quartus Primeのバージョン25.3はすでにダウンロード可能で、あわせてAIモデルをFPGAに統合する「アルテラFPGA AI Suite」のバージョン25.3も提供開始している。