ソニーセミコン、2億画素のスマホ向けイメージセンサーを開発：AI技術内蔵で4倍ズームも高精細

ソニーセミコンダクタソリューションズが、1/1.12型の有効約2億画素モバイル用イメージセンサーを開発した。高解像度と高感度を両立する「Quad-Quad Bayer Coding（QQBC）配列」を採用するとともに、AI技術を活用した画像処理回路を新開発し、センサー内に実装した。

[永山準，EE Times Japan]

　ソニーセミコンダクタソリューションズ（以下、SSS）は2025年11月27日、1/1.12型の有効約2億画素モバイル用イメージセンサー「LYTIA 901」の商品化を発表した。高解像度と高感度を両立する「Quad-Quad Bayer Coding（QQBC）配列」を採用するとともに、AI技術を活用した画像処理回路を新開発し、センサー内に実装した。2025年11月に量産出荷を開始したという。

LYTIA 901［クリックで拡大］ 出所：ソニーセミコンダクタソリューションズ

「業界初」のAI学習型リモザイク回路内蔵センサー

　LYTIA 901では、0.7μmの画素ピッチを採用し、1/1.12型（対角14.287mm）の大判センサーで有効約2億画素を実現した。

5000万画素の従来センサーとLYTIA 901の解像感比較［クリックで拡大］ 出所：ソニーセミコンダクタソリューションズ

　さらにこの高解像度を最大限に生かすため、隣接する16（4×4）画素を同色のカラーフィルターで構成した配列方式「Quad-Quad Bayer Coding（QQBC）配列」を採用。通常撮影時は隣接する16画素の信号を1つの画素相当として扱う加算処理によって、夜景や室内撮影などにおいても高い感度を維持する。一方でズーム撮影時には、配列変換処理（リモザイク）によって通常の画素配列に戻すことで、高い解像感を保った撮影が実現できるという。

QQBC配列について［クリックで拡大］ 出所：ソニーセミコンダクタソリューションズ

　QQBC配列を通常の画素配列に戻すリモザイクには高度な演算処理が求められるが、SSSは今回、QQBC配列に対応するAI学習型リモザイクを新たに開発。その処理回路を「業界で初めて」（同社）センサー内に実装した。このAI学習型リモザイクは、一般的には再現が難しい高周波成分の信号処理を可能とし、細かい模様や文字などの微細な描写において、高い再現性を実現するという。さらに、同技術をセンサーに内蔵したことで高速処理が可能となり、4K解像度で4倍ズームまでの動画を最大30フレーム/秒（fps）で高画質に撮影可能になっている。

QBCリモザイク使用（後段アプリケーションプロセッサで2倍処理）の従来センサーと、AI学習型リモザイク使用のLYTIA 901の4倍ズーム時の画質比較［クリックで拡大］ 出所：ソニーセミコンダクタソリューションズ

「DCG-HDR」技術と「HF-HDR」技術

　この他、異なるゲイン設定で読みだしたデータを合成するシングルフレームでの「Dual Conversion Gain‐HDR（DCG-HDR）」技術および、分解能を従来の10ビットから12ビットに向上させた「Fine12bit ADC（ADコンバーター）」技術も搭載。「これにより、4倍までのズーム全域において高いダイナミックレンジと豊かな階調表現を実現した」としている。

　また、DCGデータに短時間露光で撮像したフレームを後段のアプリケーションプロセッサで合成するHDR技術「Hybrid Frame-HDR（HF-HDR）」も搭載していて、100dB以上のダイナミックレンジ性能を実現。「明暗差の大きなシーンの撮影において暗部の黒つぶれのみならず、明部の白飛びも大幅に抑え、肉眼で見る光景により近い撮像を可能とする」という。

LYTIA 901のHDR画質比較。左はDCG-HDRで右がHF-HDR［クリックで拡大］ 出所：ソニーセミコンダクタソリューションズ

LYTIA 901の主な仕様

型名	LYTIA 901
イメージサイズ	1/1.12型（対角14.287mm）
有効画素数	約2億画素
ユニットセルサイズ	0.7×0.7μm
カラーフィルター	Quad Quad Bayer Coding
最大フレームレート （全画素AF）	200M（4:3）	10fps（Full RAW）
	50M（4:3）	30fps（2x2 Bin）
	12.5M（4:3）	60fps（2x2 Bin Crop, AD12 split-HDR / 4x4 Bin, DCG-HDR or LBMF）
	8K4K（16:9）	30fps（2x2 Bin）
	4K2K（16:9）	120fps（4x4 Bin）
電源電圧	アナログ	2.8V/1.8V
	デジタル	0.82V
	インタフェース	1.8V or 1.2V
	出力インタフェース	MIPI C-PHY 2/3 trio, Max. 6.0 Gsps/trio MIPI D-PHY 2/4 lane, Max. 2.5 Gbps/lane