エッジAIにこそ先進パッケージング技術が必要：UMCが解説（2/3 ページ）

[Pax Wang（UMC），EE Times]

3D実装をけん引するキーテクノロジー

　3Dスタッキングをサポートするさまざまな技術の中で、シリコン貫通ビア（TSV）は重要なイネーブラーの1つとなっている。TSVは、TSVが形成される製造の段階に応じて、「ビアファースト（via-first）」「ビアミドル（via-middle）」「ビアラスト（via-last）」に分類できる。チップやウエハーにドリルで穴を開け、そこに金属を充填することで垂直電気接続を形成し、積層されたダイ層間で直接信号伝送することが可能だ。中でもTSVラストは、高性能ロジックウエハーや成熟ノードのメモリウエハーを積層するなど、ヘテロジニアスインテグレーション向けとして特に適している。

　TSVの他にも、3Dインテグレーション開発の重要なけん引役として登場しているのが、ハイブリッドボンディングだ。既存のマイクロバンプ技術に対し、ハイブリッドボンディングは、ウエハー表面で金属（metal-to-metal）接合と誘電体（dielectric-to-dielectric）接合とを組み合わせることで、非常に小さいピッチでウエハー間またはチップ間の直接相互接続を実現することができる。その結果、RC遅延や電力消費量を削減し、シグナルインテグリティも向上させることができる。

　スマートカーやロボティクス向けにリアルタイム画像や音声認識のような高帯域幅と低レイテンシを必要とするエッジAIアプリケーションにとって、ハイブリッドボンディングは、電力やサイズに制約がある中でも高性能コンピューティングを実現する上で、TSVを十分に補完することが可能な技術だ。

　もう1つの重要なイネーブラー技術であるシリコンインターポーザーは、プロセッサやメモリ、アクセラレーターなどのさまざまな種類のチップを、一つのパッケージに高密度で統合するための中間層として機能する。例えば、UMCが開発したシリコンインターポーザー技術は、高アスペクト比のキャパシターを組み込むことで、高速データ伝送や、コンパクトなシステム設計、エネルギー効率の向上などを実現する。

　またUMCは、通信ICのウエハーツーウエハー（wafer-to-wafer）のハイブリッドボンディングの量産を実現している他、TSVラストを適用してヘテロジニアスインテグレーション向けのハイブリッドボンディングプラットフォームも開発しているという。