ASICからFPGA/All Programmable SoCへ、Cベースに進化する開発環境：X-fest 2015 技術セミナーリポート（1/3 ページ）

アヴネット主催の技術セミナー「X-fest 2015」の基調講演に、ザイリンクスの査 錚（サ シン）氏が登壇した。FPGA・SoCにおけるハードウェアの性能向上と拡張性に加えて、Cベース言語を中心とした開発環境への対応などについても触れた。

[馬本隆綱，EE Times Japan]

　2015年1月30日、東京都内でアヴネット主催の技術セミナー「X-fest 2015」が開かれた。テーマは「最新のFPGA・SoCを使いこなす」である。本稿ではザイリンクスでマーケティング部/プロダクトマーケティングスペシャリストを務める査 錚（サ シン）氏による基調講演について、その概要を紹介する。

　基調講演のテーマは「スマートとスケーラビリティの将来」。査氏はまず、アプリケーションによってスケーラビリティへの対応が異なる点を指摘。特に「モノづくり」におけるスケーラビリティは、「プラットフォームを集約してスケーラビリティを実現して行くことが重要」と述べ、その一例を紹介した。

ザイリンクスでマーケティング部/プロダクトマーケティングスペシャリストを務める査錚氏

　例えば無線通信においては、取り扱うデータ容量とカバーする範囲によって、システムを拡張していく必要がある。有線通信では、ネットワーク制御をソフトウェアで実現する手法「Software Defined Networking（SDN）」を用いることで、システム拡張時にも動作を停止させる必要がなくなる。つまり、「システムの特性に合わせた運用と拡張が重要だ」と語る。組込み機器に関してはさらなる「スマート」機能が要求されるとみている。スマートフォンが数年前のPCを超える性能や機能を備えるようになった。「この次は自動運転に向かう自動車向けに、より高度化されたスマート機能が要求されることになるだろう」と話す。

用途別にみるスマートとスケーラビリティに対する要求 （クリックで拡大） 出典：ザイリンクス

　続いて、ネットワークにおけるIPトラフィック量の急増とICチップの進化について紹介した。IPトラフィック量は2011年に比べて、2015年には約3倍に増加するという予測もある。このことは、ICチップに膨大なデータを高速に処理できる性能が要求されることになる。査氏は「ザイリンクス製FPGAにおいても、40nmプロセスで製造される製品以降は、通信の帯域幅も急激に広がった」と語る。一方でICチップの開発/設計コストは高騰し、売上高に占めるR＆Dコストの比率を押し上げる結果になっている。同社の試算によれば、28nmプロセスノードを使ったIC設計コスト（マスク設計やソフトウェア開発などのコスト含む）は、45nmプロセスノード製品に比べて、約2倍に上昇するという。

IPトラフィック量およびザイリンクス製FPGAのプロセスノード別バンド帯域幅の推移（左）、プロセスノード別IC設計コストの比較 （クリックで拡大） 出典：ザイリンクス