ASICからFPGA/All Programmable SoCへ、Cベースに進化する開発環境：X-fest 2015 技術セミナーリポート（3/3 ページ）

[馬本隆綱，EE Times Japan]

高位合成技術でFPGA設計がより身近に

　特に、Vivado Design Suiteに統合されている「Vivado HLS（High-Level Synthesis）」は、「C/C++」、「SystemC」、「Open CL C」などCベース言語で記述された仕様を論理合成し、直接ハードウェアを生成することができるツールである。このため、これまでのように、別のハードウェア記述言語を使い、設計者が手作業でIPコアのRTLを生成する必要はなくなった。ただ、ハードウェアIP間の接続とそのソフトウェア化に向けた作業は一部手作業で行う必要があるため、今後はIP間の接続も1つの言語とツールを使って、自動的に行えるようにしていくという。

　この他、システム/ソフトウェア技術者向け開発環境「SDx」ファミリについても簡単に触れた。「SDNet」はSDNアーキテクチャを上回るソリューション「Softly Defined Networking」を実現することが可能だという。有線ネットワークシステムの開発者向けに提供している。また、「SDAccel」は、FPGA向けに最適なアーキテクチャを生成するコンパイラである。CPU/GPU向けと同じ感覚の開発環境と実行環境を提供する。

　これとは別に、ZYNQ向けの新しいSDxを近く発表することも明らかにした。詳細な情報は開示しなかったが、これまでZYNQのハードウェア設計を行ったことがない技術者でも、Cベースの言語で記述すれば、ハードウェアロジックの回路プログラムを作成することが可能になるという。ソフトウェア技術者になじみのないハードウェア記述言語を熟知する必要がないため、FPGAを身近に活用することが可能となる。

　最後に、ザイリンクス製品の今後の展開について説明した。28nm技術を中心に、20nm技術、16nm技術を、FPGAやSoC、3D ICの各製品に活用していく計画である。これと並行して、FPGAとマルチプロセッサコアを集積した「MPSoC」や、3次元実装した3D IC同士をさらに積層する「3D on 3D」ICなどの開発に取り組む。これらの製品は「2015年中にも実現していく」と述べて、講演を締めくくった。