Intel、「ムーアの法則は微細化の実現ではない」：10nm以降もCMOSに注力（3/3 ページ）

[R Colin Johnson，EE Times]

アナログ周辺回路のデジタル化

　Intelはこれまで、自社プロセッサのアナログ機能のデジタル化にも取り組んできた。アナログ回路では、デジタル回路のように微細化によるメリットは享受しにくいためだ。例えば、電力を最小化するための電圧スケーリングや、熱暴走を防止するための温度検出回路などを、デジタル回路に変換したという。

　また、アナログ電圧制御発振器（VCO）をデジタル電圧制御発振器（DCO）に、アナログトランジスタを熱暴走検出用BJT（バイポーラ接合トランジスタ）に変えるなど、プロセッサ周波数に対応した一般的なアナログPLL（Phase Locked Loop）に搭載された全てのアナログ機能を変更している。

Intelは、アナログ周辺回路をデジタル化して周辺回路に取り込もうとしている。これは温度センサーの回路設計の事例で、アナログトランジスタの代わりにBJTが、VCOの代わりにDCOが採用されている

　Intelの技術者たちが完全なデジタル化の方法を見つけることができない回路については、ハイブリッド型ミックスドシグナルの“デジタルアシスタント技術”を適用することにより、デューティサイクルを最適化しているという。例えば、14nmプロセスを適用した最新のプロセッサに搭載された回路では、入力／出力速度を40Gビット／秒（GHz）に高めることに成功した。

将来的には適応設計の実現へ

　Zhang氏によると、継続的な微細化の実現は、適応型の電力管理と電圧スケーリングを実現できるかどうかにかかっているという。特にスリープモード時は、電圧スケーリングを下げることによって電力を管理することが不可欠だが、SRAMの動作を維持するための十分な電圧も必要だ。

　次世代トランジスタは、固定バイアスではなく可変バイアスを採用し、各チップのトランジスタの特性に応じた適応型の制御バイアスによって動的に調整されるようになるだろう。

　現在では、受動制御によってトランジスタにバイアス電圧をかける場合、多くのダイが無駄に使われてバス歩留りが低下する。しかし、適応型のバイアス制御では、不良ダイのバイアスレベルを動的に制御して最適化することにより、通常と同程度またはそれ以上の優れた性能を実現できるという。

　Zhang氏は、上述した適応技術で性能の向上を図ったCMOSコアが、10nmプロセス以降も主流であると確信しているという。一方で、GaN（窒化ガリウム）や磁性材料、III-V族化合物半導体、量子ビット（Qubit）など新しい材料が、CMOSコアをサポートする周辺回路において主要な役割を果たすようになるとした。

Intelはコアには従来のようにCMOSを使いつつ、周辺回路では新材料を採用した新たなデバイスアーキテクチャを用いるとした

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク