FPGAに不揮発メモリ技術応用、チップ面積を削減：カスタムLSIにFPGA機能を低コストで統合

東芝は、不揮発FPGAのチップ面積を削減し、価格低減を可能とする回路技術を開発した。従来のFPGA製品に比べて、同等機能をほぼ半分の回路面積で実現することが可能になるという。

[馬本隆綱，EE Times Japan]

FPGAの半分の回路面積で同等機能を実現

　東芝は2016年6月、不揮発FPGAのチップ面積を削減し、価格低減を可能とする回路技術を開発したと発表した。開発した技術を応用すると従来のFPGA製品に比べて、同等機能をほぼ半分の回路面積で実現可能だという。

　従来の一般的なFPGAは、回路情報を記憶するメモリセルの面積が比較的大きくなり、コスト高の一因となっていた。東芝は今回、FPGAを構成するロジック回路のスイッチ部に、アンチヒューズ型の不揮発ワンタイムメモリ素子を応用した高密度アレイスイッチを用いた。これにより、ロジック回路とメモリセルを一体化し、これまでに比べより小さな面積で回路設計を可能とした。

開発した技術は、FPGAを構成するロジック回路のスイッチ部に、アンチヒューズ型の不揮発ワンタイムメモリ素子を応用した高密度アレイスイッチを用いた 出典：東芝

　また、書き込みに高電圧を必要とするアンチヒューズ素子と、低電圧動作のロジック回路を、適切に接続するための回路を新たに開発した。具体的には、書き込み電圧やタイミング、保護電圧を制御することで、周辺回路を論理回路トランジスタに変更した。これによって、書き込み回路の周辺に必要となっていた高耐圧トランジスタの使用数を、従来の半分に抑えることが可能となり、チップ面積を削減することができたという。

高耐圧トランジスタの削減を可能としたことで、FPGAの高集積化を実現した 出典：東芝

　東芝は、FPGA向けプログラミング用ソフトウェアも開発し、新たに開発した回路技術を用いたFPGAで機能ごとの面積を見積もった。その結果、これまでに比べてほぼ半分に縮小できることが分かったという。

　東芝は、今回開発した回路技術を自社のカスタムLSIに組込み、2017年度以降にも実用化する考えである。今回の開発成果については、米国ホノルルで開催された半導体デバイスに関する国際会議「VLSI技術シンポジウム2016」で、その詳細を発表した。