産業技術総合研究所の齋藤秀和企画主幹は、全単結晶トンネル磁気抵抗(TMR)素子を開発した。TMR素子の磁気抵抗変化率(MR比)は室温環境で92%と極めて大きい。待機電力ゼロのコンピュータを実現できる技術として期待される。
産業技術総合研究所(以下、産総研)スピントロニクス研究センター半導体スピントロニクスチーム付の齋藤秀和企画主幹は2016年9月、独自開発した単結晶酸化ガリウム(Ga2O3)の成膜プロセスを用いて、半導体Ga2O3をトンネル障壁層とした全単結晶トンネル磁気抵抗(TMR)素子を開発したと発表した。開発したTMR素子の磁気抵抗変化率(MR比)は室温環境で92%と極めて大きく、待機電力ゼロを可能とするコンピュータの実現に近づいた。
産総研はこれまで、新規TMR素子とそれを応用した磁気メモリの開発に取り組んできた。今回の研究では、半導体トンネル障壁層材料として、これまでほとんど注目されてこなかった酸化物半導体のGa2O3を用いた。この半導体は結晶構造が複雑で、一般的な強磁性電極と組み合わせた単結晶TMR素子の作製は難しいといわれてきたからだ。
齋藤氏は、独自の成膜プロセスを開発して、Fe強磁性電極とGa2O3トンネル障壁層からなる全単結晶TMR素子を作製することに成功した。成膜には分子線エピタキシー法を用い、下部電極の単結晶Fe上に、厚みが0.4〜0.7nmの単結晶酸化マグネシウム(MgO)層を成長させた。
さらにその上に、厚みが1.5〜3.0nmのアモルファスGa2O3膜を室温環境で成膜した。その後、適量の酸素を膜に吹き付けつつ、500℃以下で熱処理を行ったところ、極めて高品位の単結晶Ga2O3膜を得ることができたという。この単結晶Ga2O3膜上には、単結晶Fe上部電極を直接成長させることが可能である。得られた単結晶Ga2O3膜を分析したところ、スピネル型という単純な結晶系の構造となっていることが分かった。
開発したTMR素子について、室温環境でのMR比を測定した。Ga2O3層を単結晶化することでMR比は92%となり、半導体トンネル障壁層の素子としてはこれまでで最も高い数値を示すことが分かった。MR比が増大したことについて齋藤氏は、トンネル障壁層と上部強磁性電極の単結晶化によって、電子が波の性質を保ったまま伝搬できるようになったことが大きな要因とみている。比較のため、従来の半導体障壁層をもつ全単結晶TMR素子(電極は強磁性金属)や、アモルファスGa2O3障壁層(上部電極のFeは多結晶)のTMR素子についても、室温環境におけるMR比を測定した。
齋藤氏らは、引き続きMR比の向上を図るとともに、Ga2O3膜に電界をかけて出力電流を制御するために必要となるゲート構造の設計およびその動作実証を行っていく。待機電力が不要な超省電力コンピュータの実現に向け、5年後をめどに実用的な性能を備えた縦型スピンFETを開発していく方針である。
Copyright © ITmedia, Inc. All Rights Reserved.