「SEMICON West 2016」、7nm世代以降のリソグラフィ技術（imec編）：福田昭のデバイス通信（90）（1/2 ページ）

imecは次世代のリソグラフィ技術を展望するフォーラムの講演で、半導体デバイスの微細化ロードマップを披露した。このロードマップでは、微細化の方向が3つに整理されている。シリコンデバイスの微細化、シリコン以外の材料の採用、CMOSではないデバイスの採用だ。imecは、CMOSロジックを微細化していく時の課題についても解説した。

[福田昭，EE Times Japan]

10nm世代、7nm世代、5nm世代、3nm世代、2nm世代を展望

　半導体製造装置と半導体製造用材料に関する北米最大の展示会「SEMICON West 2016」が7月12〜14日に米国カリフォルニア州サンフランシスコのモスコーンセンター（Moscone Center）で開催された。12日には「FORUM」（フォーラム）と称する併設の講演会があり、専門テーマに関する解説や展望などを数多くの研究者や技術者、経営者などが発表した。

　中でも興味深かったのは、次世代のリソグラフィ技術を展望するフォーラムである。午前中には「Lithography: Charting a Path, or Paths, Between Nodes 10 and 5」と題するフォーラムが、午後には「Node 10 to node 5 - Dealing with the Slower Pace of Traditional Scaling」と題するフォーラムが開催された。本コラムの前回までは、午前のフォーラムから主だった講演の概要をご報告した。今回からは、午後のフォーラムから主な講演の概要をご紹介しよう。

　今回は、imecのVice President Business Developmentを務めるLode Lauwers氏の講演概要をご報告する。講演タイトルは「IOT Driven Innovation in imec’s Nanoelectronics Platform: The Unpaved Road to “Node 5” and Beyond」である。

　Lauwers氏は、研究開発専門組織であるimecが世界各地域の企業や大学と連携することで、研究開発のプラットフォームとエコシステムを構築していることを、最初に説明した。

　それから半導体デバイスの微細化ロードマップを披露した。現行世代（N世代）を16／14nm世代としてN+1世代を10nm世代、N+2世代を7nm世代と区切っていく。そして最も将来の世代は、5世代も先であるN+5世代（2nm世代）と定義した。2nm世代が本当に到来するのかについては疑問の余地があるものの、ここまで先をimecが検討していることにはいささか驚いた。

　imecは半導体デバイスのロードマップを3つの方向に整理してみせた。1つは、従来のSiデバイスを微細化する方向（Si Extension）である。FinFETを基本に、N+1世代（10nm世代）ではフィン（Fin）の高さを伸ばし、N+2世代（7nm世代）ではフィンをさらに高くするとともにフィンの密度を上げる。N+3世代（5nm世代）ではシリコンナノワイヤをフィンの換わりに導入する。さらに先の世代は不透明だ。

　もう1つは、Si以外の材料を採用する方向（Beyond Silicon）である。Siを使わないというのではなく、Si以外の材料を導入することでトランジスタの性能を高める。SiGe、Ge、III-V族といった候補がある。早ければN+3世代（5nm世代）から導入が始まる。横型のマルチナノワイヤチャンネルはもちろんのこと、N+5世代（2nm世代）では縦型のマルチナノワイヤチャンネルにSi以外の材料を組み合わせていく。またN+4世代（3nm世代）からは、CMOSデバイスを構成するnチャンネルFETとpチャンネルFETを積層する3次元（3D）ICを導入する可能性もある。

　第3の方向は、CMOSではないデバイスを採用する方向（Beyond CMOS）である。デバイスの動作原理そのものが電界効果トランジスタ（FET）とは違う。新しい動作原理と新しい機能を備えた能動素子である。例えばスピントロニクス、2次元（2D）デバイス、スティープスロープデバイス、不揮発性ロジックなどが候補であり、基礎研究が進められている。

半導体デバイスの将来世代に関するロードマップ。imecの講演スライドから（クリックで拡大）