畳み込みをアナログで、エッジでも推論できるチップ：アナログ積和演算で高効率

半導体エネルギー研究所は、「第2回 AI・人工知能 EXPO」で、同社が開発を進める酸化物半導体LSI「OSLSI」を活用したAI（人工知能）チップを紹介した。エッジデバイス上でニューラルネットワークを高効率、低消費電力に実行可能だとする。

[松本貴志，EE Times Japan]

多数のアナログ積和演算器で畳み込み演算を実行

　半導体エネルギー研究所は、「第2回 AI・人工知能 EXPO」（2018年4月4日〜6日、東京ビッグサイト）で、酸化物半導体を活用したAI（人工知能）チップを紹介した。同チップではアナログで積和演算を実行し、エッジデバイス上で階層型ニューラルネットワークによる推論を高効率、低消費電力に実現するという。

展示されたAIチップとチップを搭載したサンプルボード（クリックで拡大）

　同社は、結晶性酸化物半導体（CAAC-IGZO）を用いたFET「OSFET」の研究を行っており、メモリやCPUなどOSFETを利用したさまざまな電子デバイス「OSLSI」への応用を進める。OSFETは、シリコンを用いた通常のFET（Si FET）と比較して大幅に低いオフ電流特性を有し、さらにSi FET上にOSFET回路を積層可能なことが特長となる。

　OSFETをメモリに応用した一例として、DRAMメモリセルのトランジスタをOSFETに置き換えた「DOSRAM」が挙げられる。DOSRAMではOSFETの低オフ電流特性を生かして、リフレッシュ動作を1時間から年に数回程度まで削減できる。また、DRAMではメモリセルとセンスアンプが平面的に配置されているため長い配線を確保する必要があるが、DOSRAMではメモリセルとセンスアンプを積層することにより配線長を削減し低消費電力動作を実現するという。

OSFETとDOSRAMの紹介（クリックで拡大）

　今回展示されたAIチップは複数のOSLSIで構成され、その演算部となる「osMemory Logic」はアナログで積和演算を行っている。osMemory Logicは、Si FET上にOSFETを積層した2個のトランジスタと1個のキャパシターの構造となっており、オンサイトメモリと乗算回路を兼ねる。

　積和演算には2素子のosMemory Logicを使用し、それぞれの素子の入力電圧と重み係数に対応した電流が流れることで計算を行う。デジタル積和演算回路と比較して小規模な回路実装となることがメリットだ。このosMemory Logicを並列実装することで、階層型ニューラルネットワークの畳み込み演算を、高速かつ低消費電力、省スペースで実現できるという。

AIチップとアナログ積和演算の紹介（クリックで拡大）

　同社ブースではこのチップを用いて、ペンタブレットで数字を書くと同チップが推論を行い、数秒後に書いた数字が判定されるというデモを展示。デモで用いられたチップは、3×3mmサイズで36×16個のosMemory Logicを搭載し、OSFETが350nm、Si FETが150nmのプロセスルールで製造された。同社担当者によると「50〜60nmプロセスルールの対応は既にできている」とする。

デモの様子（クリックで拡大）

　今回展示されたAIチップの具体的な市場投入時期は未定。一方、共同研究先である台湾の半導体ファウンドリーUMCで酸化物半導体の製造ラインを構築するとしており、担当者は「2019年中に製造ラインを立ち上げ、メモリから商用化を始める予定」としている。