量産に向けた「EUV」の導入、最終段階へ：Samsungは2018年内にも適用開始（2/2 ページ）

[Rick Merritt，EE Times]

imecはLERの低減とランダムエラーの排除に注力

　現在imecは、プロセス技術について2つの領域に注力している。LER（Line Edge Roughness）の低減と、ランダムエラーの排除である。

　Steegen氏は、「“ハイブリッドソリューション”の適用が期待される」と述べている。つまり、スキャナーの設定やレジスト材料の選択、後工程の技術を組み合わせることで、欠陥修復を図れるとみている。

“ハイブリッドソリューション”によって、欠陥修復を図ることができる 出典：imec（クリックで拡大）

　より照射量の高いEUV光（例えば、80mJ/cm²）を適用して、プロセスウィンドウ（製造条件の最適範囲）を広げることも可能だが、この手法ではスループットが低下する。Steegen氏は、「最初の実装におけるピーク照射量の決定は、ファウンドリーの判断にかかっている」と述べている。

　一方、imecは、ランダムエラーが設計のどの時点で発生するのかを予測してマッピングすることで、プロセスウィンドウを規定している。欠陥の発見には通常、高速電子ビーム検査システムが多用される。

　プロセスノードが一桁（10nm未満）に近づくと共に、研究者はエラーを、より詳細に分析するようになっている。例えば、EUV照射における光子の数は、化学増幅型レジストに影響する。その他のレジストの性能は、レジストが含む金属分子の構造によって変化する、といった具合だ。Steegen氏は、「レジストの研究はまだ基本段階にある」と述べている。

　EUVへの移行を容易にするために、GLOBALFOUNDRIESは比較的安定している7nmを適用して、5つのメタル層でEUVを段階的に調整している。同社のCTO（最高技術責任者）を務めるGary Patton氏は、EE Timesのインタビューの中で、「より低い照射量で稼働すれば、スループットを上げられる」と語った。

GFは、AMD向けに7nmを

　GLOBALFOUNDRIESは2018年後半に、液浸ステッパーを使用してAMDプロセッサ向けに初の7nmチップをテープアウトする計画である。さらに2019年には、IBM向けASICプロセッサを製造するという。

　GLOBALFOUNDRIESの7nmチップとSRAMセルはTSMCの製品と類似していることから、AMDのような半導体設計企業は両方のファウンドリーを利用できるという。Patton氏は、「AMDには当社の製造能力を超える需要があるため、同社がTSMCを利用することに問題はない」と語った。

　GLOBALFOUNDRIESは、「5nmノードはわずかな増分利得しか期待できないと考えられるため、10nmノードと同様に5nmノードをスキップする計画だ」としている。同社は3nmノードの開発に向け、資金面および技術面の両方でパートナーを探しているという。

　さまざまな課題に直面しているにもかかわらず、Patton氏は今後の展望に前向きな見方を示している。スマートフォンが低迷する一方で、AI（人工知能）の活用が広がるにつれ、ファブレス半導体企業は新たな大規模市場を見いだした。Patton氏によると、GLOBALFOUNDRIESのFD-SOI（完全空乏型シリコン・オン・インシュレータ）は、2018年末までに75社の設計パートナーと36のデザインウィンを獲得する見通しだという。

【翻訳：青山麻由子、滝本麻貴、編集：EE Times Japan】

原文へのリンク