3D NANDフラッシュ製造における重要技術の一つである、「高アスペクト比(HAR:High Aspect Ratio)のパターン形成」技術について解説する。
半導体メモリ技術に関する国際会議「IMW(International Memory Workshop)」では、カンファレンスの前日に「ショートコース(Short Course)」と呼ぶ1日間のセミナーを開催している。今年(2018年)5月に開催されたIMWのショートコースでは、9件の技術講座(チュートリアル)が午前から午後にかけて実施された。その中から、3D NANDフラッシュメモリ技術に関する講座「Materials, Processes, Equipment Perspectives of 3D NAND Technology and Its Scaling(3D NAND技術とそのスケーリングに関する材料とプロセス、製造装置の展望)」がとても参考になったので、その概要をシリーズでお届けしている。講演者は半導体製造装置の大手ベンダーApplied MaterialsのSean Kang氏である。
なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。
前回は、3D NANDフラッシュ製造における重要技術(キープロセス)の1つである「ステアケース(Staircase)のパターン形成」技術を解説した。今回は同じくキープロセスの1つである、「高アスペクト比(HAR:High Aspect Ratio)のパターン形成」技術を説明していこう。
HARのエッチングが必要となるのは、主に3つの部分である。1つは、メモリセルストリングのチャンネルとなる細長い孔(メモリスルーホール)の形成、もう1つはステアケースの制御ゲートと周辺回路のゲートに対する細長い孔(コンタクト)の形成、最後はメモリセルのゲート形成用スリットの形成である。
半導体製造プロセスで加工パターンの形成に使う技術は通常、リソグラフィとエッチングである。リソグラフィとはレジスト(感光性樹脂)に光を照射して所望の加工パターンをレチクルから転写する技術である。
エッチングとはシリコン表面あるいはシリコン表面の薄膜を削る技術である。リソグラフィ工程を完了した直後のシリコン表面には、レジストが載ってる部分と、シリコン表面が露出している部分がある。エッチングではレジストをマスク(レジストマスク)とし、シリコン表面が露出している部分を削る。
ここで重要なことは、エッチング中にレジストマスクは少しずつ削られていることだ。もちろんシリコン表面に比べると単位時間当たりに削られる膜厚はわずかである。しかし長時間のエッチングでは、レジストマスクは薄くなるとともに劣化し、マスクとしての効力を発揮できなくなることがある。
3D NANDフラッシュの製造でHAR(高アスペクト比)の細長い孔をエッチングする工程では、エッチング時間が長いので、まさに上記の問題が起こる。レジストマスクは使えない。代わりに使うのが、専用の薄膜をパターニングしてマスクとする「ハードマスク」である。
ハードマスクの製造工程は、3つのステップに分かれている。始めはハードマスクとなる薄膜の堆積である。材料にはカーボンをベースとする化合物を使う。次にリソグラフィ技術によって薄膜表面にレジストのパターンを形成する。最後に、このレジストマスクを利用してエッチングによってパターンを形成する。パターン形成後の薄膜が、次にくるHARエッチングのマスクとなる。
(次回へ続く)
⇒「福田昭のストレージ通信」連載バックナンバー一覧
Copyright © ITmedia, Inc. All Rights Reserved.