超スマート社会(Society 5.0)の実現を支援する電子部品:福田昭のデバイス通信(221) 2019年度版実装技術ロードマップ(31)(2/2 ページ)
ここからは第4章第1節の「4.1 LCR部品」の概要を2017年度版(前回発行版)の実装技術ロードマップと比較しながら、説明していこう。「4.1 LCR部品」は、第1項の「4.1.1 インダクタ」と、第2項の「4.1.2 コンデンサ」、第3項の「4.1.3 抵抗器」で構成されている。
「4.1 LCR部品」の概要。2017年度版(前回発行版)と2019年度版(今回発行版)の比較。出典:JEITA
「4.1.1 インダクタ」は、2017年度版では電源用インダクタと信号用インダクタを取り上げていた。2019年度版では電源用インダクタの内容を更新するとともに、信号用インダクタを削除した。そして車載用リアクトルの説明を新たに追加した。
「4.1.2 コンデンサ」は、2017年度版ではセラミックコンデンサとフィルムコンデンサ、アルミ電解コンデンサ、タンタルコンデンサ、リチウムイオンキャパシタを解説していた。2019年度版ではセラミックコンデンサとフィルムコンデンサ、アルミ電解コンデンサの内容を更新するとともに、タンタルコンデンサとリチウムイオンキャパシタを削除した。そしてシリコンキャパシタを追加するとともに、車載用電装品市場でのコンデンサの動向を記述した。
「4.1.3 抵抗器」は、2017年度版では技術動向を説明していた。2019年度版では技術動向の内容をアップデートするとともに、応用事例としてスマートフォンのモジュラー化と、電動自動車の急速充電器を取り上げて解説を加えた。
「4.1 LCR部品」の目次詳細。ロードマップ本文から筆者が書き出したもの(クリックで拡大)
各部品の概要については次回以降に順次、説明を加えていきたい。
(次回に続く)
⇒「福田昭のデバイス通信」連載バックナンバー一覧
- 1個のパッケージでシステムを実現するSiP
今回は、SiP(System in Package)を実現する幾つかの手法のうち、2.X次元(2.XD)の実装技術を解説する。ここでカギとなるのは、インタポーザだ。
- 多ピンと小型・薄型・低コストを両立させるFO-WLPの組み立て技術
パッケージの組み立てプロセス技術を紹介している。今回は、FO-WLP(Fan Out-Wafer Level Package)の組み立て工程を解説する。
- 日本の半導体産業は今後どうすべきなのか
筆者は仲間とともに半導体設計開発会社を興すに至った。今回は私事で大変、恐縮ではあるが、新会社に対するこだわりについて述べたいと思う。
- 新イーサネット規格「SPE」対応のコネクター
HARTING Technology Groupは、新しいイーサネット規格であるシングルペアイーサネット(以下、SPE)に準拠したコネクター「HARTING T1 Industrial」を発表した。
- 接続箇所が“色”で分かる、カラフルなコネクター
日本端子は「CEATEC 2019」(2019年10月15〜18日、幕張メッセ)で、複数のヘッダを集約する際、接続する箇所を色で分かるようにした小型のマルチコネクター「Color Block Connector」などを展示した。
- 「世界最小」SAWデバイスを製品化、村田製作所
村田製作所は2019年7月16日、従来製品に比べサイズを24〜37%小型化したSAW(Surface Acoustic Wave/表面弾性波)デバイスを製品化し、量産を開始したと発表した。同社では、SAWデバイスとして「世界最小サイズを実現すると同時に、従来品と同等以上の特性を持つ」としている。
Copyright © ITmedia, Inc. All Rights Reserved.