多様な5G要件に対応、柔軟性を備えたXilinx「RF SoC」：フロントエンドをハードIP化

Xilinxは2020年10月27日（米国時間）、5G（第5世代移動通信）基地局向けに「Zynq RF SoC DFE」を発表した。従来品ではソフトIP（Intellectual Property）としてFPGAファブリックに搭載していたデジタルフロントエンド（DFE）機能を、ハードIPとして搭載したことが特長となっている。ハードIP化したことで、演算性能の向上と消費電力の低減を実現した。

[村尾麻悠子，EE Times Japan]

デジタルフロントエンドをハードIPとして搭載

　Xilinxは2020年10月27日（米国時間）、5G（第5世代移動通信）基地局向けに「Zynq RF SoC DFE」を発表した。

　Xilinxは、4G／5G基地局向けにRFデータコンバーターとプログラマブルロジックを統合した「Zynq UltraScale＋ RF SoC」を第1世代から第3世代まで展開している（第3世代は2020年11月に量産開始）。これら3つの最大アナログ帯域幅は第1世代が4GHz、第2世代が5GHz、第3世代が6GHz。Zynq RF SoC DFEでは、今後の5Gを見据えて最大アナログ帯域幅を7.125GHzに拡大し、Zynq UltraScale＋ RF SoCではソフトIP（Intellectual Property）としてFPGAファブリックに搭載していたデジタルフロントエンド（DFE）機能を、ハードIPとして搭載したことが特長となっている。ハードIP化したことで、演算性能の向上と消費電力の低減を実現した。

既存の「Zynq UltraScale＋ RF SoC」と、今回発表した「Zynq RF SoC DFE」 出典：Xilinx（クリックで拡大）

　具体的には、RFデータコンバーター（A-Dコンバーター／D-Aコンバーター）、RF信号処理、DUC（デジタルアップコンバーター）、DDC（デジタルダウンコンバーター）、チャネルフィルタリングなどの機能をハードIP化して搭載している。演算負荷が高く、消費電力が大きいフロントエンドの部分をハードIPとしてFPGAファブリックから切り離したことで、FPGAファブリックを、5Gのユースケースに合わせた他の機能の実現に使用できるようになる。

Zynq RF SoC DFEでは、RFフロントエンド関連の機能をハードIPとして搭載している 出典：Xilinx（クリックで拡大）

　Zynq RF SoC DFEのFPGAファブリックは、ハードIPのブロック一つ一つの入出力にアクセスできるようになっているので、ユースケースや要件に合わせて、必要なハードIPだけで構築することが可能だ。

図の灰色のブロックがハードIP。FPGAファブリック（図の赤い部分）から各ハードIPの入出力にアクセスできるので、必要に応じてハードIPブロックをバイパスしたり追加したりと、柔軟に構成可能だ 出典：Xilinx（クリックで拡大）

　Zynq RF SoC DFEは、最大400MHzの瞬時帯域幅をサポートする他、400MHzのGaNパワーアンプにも対応している。さらに、Zynq RF SoC DFEを搭載したアンテナは、最大8つのキャリアに対応するキャリアアグリゲーション付きマルチバンドをサポート可能だ。

Zynq RF SoC DFEを搭載したシステムの性能 出典：Xilinx（クリックで拡大）

　Zynq RF SoC DFEはハードIP化により、既存の第3世代にZynq UltraScale＋ RF SoC比べて演算性能が2倍に向上し、消費電力が半減した。

Zynq RF SoC DFEと第3世代Zynq UltraScale＋ RF SoCの性能と消費電力を比較する 出典：Xilinx（クリックで拡大）

XilinxのGilles Garcia氏

　自動車や医療、物流などこれまでにない分野への応用が期待されている5Gでは、ユースケースが多岐にわたる他、無線システムをオープン化するOpen RANの動きも高まっていることから、無線システムでは柔軟性がますます必要になる。XilinxのWWGビジネスでリードシニアディレクターを務めるGilles Garcia氏は、「5G市場では、オペレーターやユーザーからの要求が断片化していくであろうことが予想される。Zynq RF SoC DFEは、そうした要求に応え得る柔軟性の他、システムのコストと消費電力のバランスを最適化できるデバイスだ」と語った。

　Zynq RF SoC DFEの出荷は2021年上期を予定している。