2017年7月には、32層(32L)の製品用シリコンダイの設計を完了した。同年11月には、32層製品チップのファーストシリコンを製造した。同月には、エンジニアリングサンプル(ES)の出荷を始めた。32層の3D NAND技術と2ビット/セル(MLC)の多値記憶技術による64Gbitの3D NANDフラッシュである。2018年第3四半期には量産を開始した。
2018年8月には、第2世代となる64層(64L)の3D NAND技術によるフラッシュメモリの製造を開始し、ESの出荷を始めた。同じ8月にはフラッシュメモリサミット(FMS)のキーノート講演で、周辺回路とメモリセルアレイをウエハー張り合わせ技術によって積層する「Xtacking(エクスタッキング)」技術を発表した。
「Xtacking(エクスタッキング)」技術の模式図。周辺回路(上の黒いシリコンに形成)のウエハーとメモリセルアレイ(下の黒いシリコンに形成)のウエハーを張り合わせて積層する。貼り合わせ用の電極部分は赤色で表示した。出典:YMTCのウェブサイト(クリックで拡大)64層(64L)の3D NAND技術と3ビット/セル(TLC)の多値記憶技術、「Xtacking(エクスタッキング)」技術を組み合わせた3D NANDフラッシュの量産は、2019年9月に始まった。シリコンダイの記憶容量は256Gbitである。
そして2020年4月には、128層(128L)の3D NAND技術と「Xtacking」技術の改良版(「Xtacking 2.0」と呼称)を組み合わせたフラッシュメモリを開発したと発表した。このフラッシュメモリには多値記憶方式が異なる2つの品種が存在する。TLC方式の512Gビット品「X2-9060」と、QLC方式の1.33Tビット品「X2-6070」である。
Webb氏は講演(講演は2020年11月)で、128層(128L)の3D NAND技術によるシリコンダイの量産開始時期はまだ明確になっていないと述べていた。2020年には始まらない。2021年になりそうだという。
量産中の64層(64L)品はXtacking技術のおかげでシリコン面積が小さい。しかしXtacking技術技術は複雑で製造コストが高いと指摘する。目標とする歩留まりが達成できたとしても製造コストは競合する3D NANDフラッシュ大手に比べ、50%も多くなるとみる。
YMTCが出荷した3D NANDフラッシュのシェア(2020年)はビット換算で2%未満にとどまる。YMTCの生産計画をそのまま実施できれば、2025年には5%を超えるシェアを獲得する可能性がある。
(次回に続く)
⇒「福田昭のストレージ通信」連載バックナンバー一覧
コロナ禍でも好調を維持する半導体メモリ市場
高層化の継続で、製造コストを爆下げする3D NANDフラッシュ
HDD大手Western Digitalの業績、前年同期比の営業利益が4四半期連続で増加
Micron、1αnm世代のDRAMの量産出荷を開始
ローム、書き込み速度3.5ミリ秒のEEPROMを開発
新材料で次々世代を狙う「強誘電体メモリ(FeRAM)」Copyright © ITmedia, Inc. All Rights Reserved.
記事ランキング