メディア
連載
» 2021年06月11日 11時30分 公開

埋め込み電源配線の構造と材料選択福田昭のデバイス通信(301) imecが語る3nm以降のCMOS技術(4)(1/2 ページ)

今回は、BPR(Buried Power Rail)の複雑な構造を説明する略語を定義するとともに、金属材料の候補を解説する。

[福田昭,EE Times Japan]

埋め込み電源配線の構造に関連する略語を説明

 半導体のデバイス技術とプロセス技術に関する世界最大の国際学会「IEDM(International Electron Devices Meeting)」は、「チュートリアル(Tutorials)」と呼ぶ技術講座を本会議(技術講演会)とは別に、プレイベントとして開催してきた。2020年12月に開催されたIEDM(Covid-19の世界的な流行によってバーチャルイベントとして開催)、通称「IEDM2020」では、合計で6本のチュートリアル講演が実施された。その中で「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials(CMOSを3nm以下に微細化する要素技術-デバイスアーキテクチャと寄生素子、材料)」が非常に興味深かった。講演者は研究開発機関のimecでTechnology Solutions and Enablement担当バイスプレジデントをつとめるMyung‐Hee Na氏である。

 そこで本講演の概要を本コラムの第298回から、シリーズでお届けしている。なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。

チュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials(CMOSを3nm以下に微細化する要素技術-デバイスアーキテクチャと寄生素子、材料)」のアウトライン。講演スライド全体から筆者が作成したもの(クリックで拡大)

 前々回前回は、3nm世代以降のCMOSロジックで基本セル(スタンダードセル)を縮小するためには、電源/接地配線を基板側に埋め込む技術(BPR:Buried Power Rail)が有力な候補であること、BPRの導入によって電源電圧の降下が大幅に抑えられることを報告した。今回は、BPRの複雑な構造を説明する略語を定義するとともに、金属材料の候補を解説する。

 BPR構造のCMOS基本セルは、かなり複雑な構造をしている。複雑な構造を説明するために、いくつかの略語と記号をMyung‐Hee Na氏は講演スライドで使っていた。しかし略語の多くには定義がなかったので、以下の図面で補足説明しておく。

埋め込み電源/接地線(BPR)を導入したCMOS基本セルの構造と主な略語。左の図面はチュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials」のスライドから引用した。右の略語説明は筆者がimecの学術論文から抜粋したもの(クリックで拡大)
       1|2 次のページへ

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.