高耐圧LDMOSの静電破壊耐量と電力効率を両立：車載用アナログIC向け

東芝デバイス＆ストレージとジャパンセミコンダクターは2021年6月、車載アナログIC向け高耐圧LDMOSの「静電破壊耐量」と「電力効率」を両立させる技術を開発した。

[馬本隆綱，EE Times Japan]

耐圧80V超のLDMOS、バックゲート比率はHBM耐量に比例せず

　東芝デバイス＆ストレージとジャパンセミコンダクターは2021年6月、車載アナログIC向け高耐圧LDMOS（Laterally Double Diffused MOS）の「静電破壊耐量」と「電力効率」を両立させる技術を開発したと発表した。

　バッグゲート比率（ソース幅とバックゲート幅の合計値に占めるバックゲート幅の割合）を高めていくと、デバイスの横方向に作用する寄生バイポーラ動作が抑制され、HBM（人体帯電モデル）耐量が向上するといわれている。しかし、バックゲート比率を高めるとそれに応じてオン抵抗も増大する。このため、優れたHBM耐量と低オン抵抗を両立させることは難しいといわれてきた。

HBM耐量とバックゲート比率の関係性 出典：東芝デバイス＆ストレージ

　両社は今回、複数の耐圧でLDMOSのHBM耐量を評価し、デバイスの動作をシミュレーションした。この結果、40Vの低耐圧では横方向の寄生バイポーラ動作が支配的となる。これに対し96Vの高耐圧では、横方向に加え縦方向にも寄生バイポーラが有効に動作するため、バッグゲート比率はHBM耐量に比例しないことが分かった。このことから、バックゲート比率を高めずに、HBM耐量を向上させられるという。

耐圧によって寄生バイポーラ動作の違いを示すESDシミュレーション結果 出典：東芝デバイス＆ストレージ

　耐圧80V以上のLDMOSを搭載したアナログICは主に、電動パワーステアリングやエンジンの制御などに用いられているという。東芝デバイス＆ストレージは、今回開発したLDMOS以外でも、さまざまな耐圧や用途に向けたLDMOSを用意している。高耐圧アナログICに車載向け不揮発性メモリを混載（eNVM）した第5世代プロセス製品も既に開発中だという。