混載MRAMの書き換えエネルギーを72％削減、ルネサス：IoT用マイコンの低電力化に向け（2/2 ページ）

[村尾麻悠子，EE Times Japan]

時間経過とともに印加電圧を増加

　従来は、高抵抗状態から低抵抗状態への書き換え時に、一定の電圧を印加していたのに対し、スロープパルス方式では、時間経過とともに印加電圧を高くしていく。メモリセルの特性ばらつきなどによってメモリセル電流が検知回路の検知レベルに到達しなかった場合でも、書き換え電圧が少しずつ高くなるので、メモリセル電流も増加し、最終的に検知レベルを超えるので、書き換え完了を検知し、書き換え電圧の印加を終了することができる。これにより、書き換え完了を安定して検知できるようになる。

スロープパルス方式では印加電圧を高くしていくのでメモリセル電流も増加し、低抵抗状態への遷移を正確に検知できるようになる［クリックで拡大］ 出所：ルネサス

　なお、低抵抗状態から高抵抗状態への書き換え時は、メモリセル電流が大電流から小電流に遷移するので、スロープ電圧では完了を検知できないが、その際は、電流源回路で書き換え電流をスロープで増加させ、メモリセル電圧で判定する。

10％のビット書き損じを許容

　同時書き換えビット数の最適化技術は、ビットの書き損じを許容することで、書き換え電圧を大幅に下げ、結果的に書き換え電圧印加時間を短縮するというもの。

　一般的に、MRAMの書き換え電圧は全ビットが十分書き換えられる条件で決定する。これには高い書き換え電圧が必要となるので、チャージポンプ回路を用いる。チャージポンプ回路の追加によるチップ面積や消費電力の増加をなるべく抑えるために、MRAMマクロの書き換え単位を分割する。例えば128ビットを一気に書き換えるのではなく、4分割して32ビットずつ4回書き換える、といったイメージだ。だがその分、書き換え電圧の印加時間は4倍長くなる。

　ルネサスが開発した同時書き換えビット数の最適化技術では、全体の10％の書き損じを1回目の印加で許容する。128ビットのMRAMマクロを例にとると、マイコンの外部電圧（IO用電源）から降圧した電圧で、128ビット全てに一括印加して90％以上を書き換える。その後、書き換えが完了しなかった10％以下のビットのみ、チャージポンプ回路で生成した高い書き換え電圧で書き換える。これにより、書き換え電圧の印加が2回で済み、4分割以上していた場合に比べて書き換え電圧の印加時間を50％以上短縮できる。「チャージポンプ回路の大きさも、4分割する場合に比べて、40％程度で済む」（ルネサス）

従来方式（上図）では4回に分けて書き換えていた。同時書き換えビット数最適化技術（下図）では、2回の印加で済む［クリックで拡大］ 出所：ルネサス

　さらに、1回目の書き換えに、スロープパルス方式を用いた自己終端書き換えも適用するので、書き換えエネルギーも削減できる。

　これら2つの回路技術を適用したテストチップでは、72％の書き換えエネルギーの低減と、50％の書き換え電圧印加時間の低減を確認した。なお、このテストチップは、16nm FinFETプロセスへの混載MRAM技術で試作した20MビットのMRAMメモリセルアレイを搭載したものとなる。

新しい回路技術による、書き換えエネルギーの削減効果［クリックで拡大］ 出所：ルネサス

テストチップの写真と構成。容量は2Mバイト＋ECC（エラー訂正符号）パリティビットが0.5Mバイトとなる［クリックで拡大］ 出所：ルネサス

　ルネサスは「当社は1Xnm移行の世代では、ファウンドリーの新興メモリ（MRAM、磁気抵抗メモリ）を活用することも選択肢の一つとして考えており、数年先の適用を想定して、設計的な付加価値を創出する研究開発を進めている」と語り、その成果の一つが今回の発表だとした。