メディア

アナログCIM回路でCNNとTransformerの処理を実現容量再構成型CIM構造を提案(2/2 ページ)

» 2024年02月27日 13時30分 公開
[馬本隆綱EE Times Japan]
前のページへ 1|2       

TSMCの65nmプロセスでCIMを試作

 実験では、TSMCの65nmプロセスを用いて、CIMを設計/試作した。試作したチップの性能を評価したところ、Transformerモードで最大1.2TOPS、ピーク電力効率で818TOPS/Wを達成。CNNモードでは最大6TOPS、ピーク電力効率は4094TOPS/Wとなり、同等の演算精度を持つCIMに比べ、電力効率は10倍高くなることが分かった。

 従来のアナログCIMに比べ、量子化雑音比(SQNR)は22dB高く、演算精度(CSNR)は13dB高い性能となった。こうしたことから、効率が高く、Transformerでも十分な計算精度を実現した。アルゴリズムではVision Transformer(ViT-S)モデルを用いた時に、CIFAR10データセットで95%という高い正答率になることを確認した。高効率のCNNモードを用いた場合、Resnet-20モデルで同データセットにて91%の精度を達成した。

65nm CMOSプロセスを用いて試作した1088×78アレーCR-CIMの写真 65nm CMOSプロセスを用いて試作した1088×78アレーCR-CIMの写真[クリックで拡大] 出所:慶應義塾大学
従来CIM(Jia、Lee)と開発したCR-CIMにおける演算精度(SQNR、CSNR)の比較 従来CIMと開発したCR-CIMにおける演算精度(SQNR、CSNR)の比較[クリックで拡大] 出所:慶應義塾大学

 今回の研究成果については、2024年2月18日より米国で開催された「ISSCC 2024(国際固体素子回路会議)」で詳細を発表した。

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.