日本との協業を加速するTenstorrent LSTCにチップレットIPをライセンス供与：Rapidusとも提携を発表（1/2 ページ）

Tenstorrentが、AI（人工知能）アクセラレーターの開発において日本との協業を加速している。2024年2月には、同社のRISC-V CPU「Ascalon」のカスタムバージョンを含む3つのチップレット設計を、日本の技術研究組合 最先端半導体技術センター（LSTC）にライセンス供与すると発表した。

[Sally Ward-Foxton，EE Times]

　Tenstorrentは2024年2月27日（米国時間）、同社のRISC-V CPU「Ascalon」のカスタムバージョンを含む3つのチップレット設計を、日本の技術研究組合 最先端半導体技術センター（LSTC）にライセンス供与すると発表した。TenstorrentのチーフアーキテクトであるWei-Han Lien氏が米EE Timesに語ったところによると、Tenstorrentは契約の一環として、LSTCと協力して両組織のチップレットの互換性の実現に取り組む予定だという。

　LSTCは、同センターが開発したIP（Intellectual Property）ベースのAIチップレットを使用して、独自のチップレットベースのAIアクセラレーターを構築する。これを、CPU、I/O、メモリの3つのTenstorrentチップレット設計と組み合わせて、Rapidusの工場で製造する計画だという。Rapidusは、2027年までに2nm世代の製造を開始することを目指している。TenstorrentとRapidusは2024年2月27日、2nmプロセスベースのエッジAI（人工知能）アクセラレーターの開発で協業すると発表した。

　この新しいプロジェクトは、研究、設計、製造を含め、あらゆるレベルでの日本の半導体産業の再建に向けた、日本政府の取り組みの一環だ。「今回の契約は、チップレットやRISC-Vのような技術における日本の設計専門知識の育成に直接貢献するものである」とLien氏は述べる。

TenstorrentのチーフアーキテクトであるWei-Han Lien氏 出所：Tenstorrent

　「（日本は）材料やマスク技術から、ファウンドリーやパッケージング技術まで、半導体技術に関する包括的な計画を有しており、現在もさらなる計画を立てている。次のステップは、ファウンドリーを日本の設計で満たすことだ。これは、設計活動を活性化するために日本が取り組んでいるプロジェクトの一つである。ファウンドリーは4〜5年で建設できるが、設計には10〜20年かかるため、長期プロジェクトになるだろう」（Lien氏）

　Tenstorrentは、日本にオフィスを開設することで、日本の設計人材プールの構築に貢献する計画だ。Lien氏によると、この日本法人は主に、日本の自動車産業の他、データセンターやサーバの顧客との連携をサポートする予定だという。

　Tenstorrentが提供するIPには、AIアクセラレーターのホストCPUとして設計された、同社の第1世代Ascalon RISC-V CPUの8コア／8ワイドバージョンが含まれる。この8コアバージョンは、今後Tenstorrent製AIチップに搭載される予定の32コアAscalon CPUチップレット（開発コードネームは「Aegis」）をスケールダウンしたもの。

　Tenstorrentは、I/OチップレットとLPDDR6メモリチップレットの設計も提供する。同社は、これら3つのチップレット設計のIPを保有していて、チップレットベースの独自のAIアクセラレーターに使用するか、他の顧客にライセンス供与する予定だとしている。