8億ユーロの大型投資 半導体で主導権確保を急ぐ欧州：FD-SOIなどの試作ライン設置で（2/3 ページ）

[Pat Brans，EE Times]

FD-SOIなど5つの先端プロセスを組み合わせる

EE Times Europe　この投資はCEA-Letiにとってどのような意味を持つのか？

Lequepeys氏　CHIPS法のおかげで、われわれはFAMESと呼ぶ、300mmの新しい研究開発パイロットラインを立ち上げている。同ラインでは、5つの効率的なコンピューティングソリューションを組み合わせる。5つとは、10nmと7nm世代の新世代FD-SOI、ラインの後工程の新しい組み込みメモリ技術、ヘテロジニアスインテグレーションや3Dモノリシックなどの3Dオプション、スイッチとフィルター、キャパシタンスを備えたRFコンポーネント、集積回路のスマート電力管理ソリューション向けのDC-DCコンバーターを開発するための極小インダクタンスである。

　これら5つを組み合わせることで、将来の製品において、よりスマートなチップとより環境に優しいソリューションを実現する破壊的なアーキテクチャの実現に向けて進むことができる。

　LetiはFD-SOIを発明したので、FAMESパイロットラインではもちろん、FD-SOIが重点分野の1つになる。imecとFraunhoferは、補完的な分野に焦点を当てた独自のパイロットラインを構築している。Letiの取り組みに対するimecとFraunhoferの貢献と同様に、Letiは両研究機関のパイロットラインに貢献する。これは、共同作業の新しい方法だ。

　背景を説明すると、トランジスタには3種類のアーキテクチャがある。1つはFinFETという垂直トランジスタで、今日のCMOSの主流技術である。もう1つは、2nmおよび3nmノード向けにシリコンナノワイヤを積層したGAA（Gate-All-Around）である。3つ目はFD-SOIで、シリコンと絶縁体の薄膜をベースにしたプレーナ型トランジスタで構成されている。

　FinFET、FD-SOI、GAAの3つの技術は、互いに競合するものではない。それぞれが、異なるチップやアプリケーションの要件に効率的な選択肢を提供する。FD-SOIは、デジタル、アナログ、無線周波数ブロックを組み合わせた回路であるミックスドシグナル回路に適したソリューションで、特に電力性能や消費電力、シリコン面積、コスト、環境への影響が懸念される場合に最適である。もちろん、今日では誰もがこれらのことに関心を持っており、それがFD-SOIの成功が拡大している要因である。FD-SOIを使用すると、同じノードで他の技術を使用した場合と比較して、消費電力を30〜40％削減できる。

FAMESのロードマップ［クリックで拡大］ 出所：CEA-Leti

EE Times Europe　欧州にとって、FAMESはどのような意味を持つのか？

Lequepeys氏　欧州にとって大きな利益になるだろう。われわれはFAMESの主契約者であり、ホストである。研究開発業務の一部を担うimecとフラウンホーファーを招聘した。また、それぞれの専門分野において付加価値を提供してくれる他の欧州の研究機関も歓迎している。

　大学にもコンソーシアムへの参加を呼びかけている。ベルギーのルーベン・カトリック大学やスペインのグラナダ大学などだ。ポーランドのワルシャワ工科大学やSiNANO研究所（フランス・グルノーブル）も含まれている。

　8億3000万ユーロというのは大きな予算で、50％が参加国から、50％がEUからの資金である。古典的なEUのプロジェクトでは、予算はパートナー間で均等に配分される。しかし今回は、パイロットラインの総予算は8億3000万ユーロで、そのうち7億2800万ユーロがCEA-Letiに割り当てられている。