今回のプレゼンテーションでは、シリコンフォトニクスが現在転換点にあるということが明らかになった。しかし、スケーリングやエネルギー効率、パッケージング、エコシステムの他、EDAやサードパーティーIP(Intellectual Property)のようなツール、材料などに関しては、まだ課題が残っている。
特に議論の中心となったのは、パッケージングとEDAだ。
Jabilでプロダクトマネジメント/開発部門担当ディレクターを務めるGiorgio Cazzaniga氏は、「パッケージングに関しては、大規模な生産能力体制を確立してフォトニクスパッケージングプロセスを構築する必要がある。現在、シリコンフォトニクスの市場参入コストが低いのは、試作用のパイロットラインを利用できているからだ」と述べる。
Cazzaniga氏は、「AIの数量を満たすために、何千、何百万個もの生産にソリューションが必要な場合はどうなるのだろうか」と問いかけた。
同氏は、シリコンフォトニクスのパッケージングプロセスとチップレットの共通性について指摘する。
「チップレットアーキテクチャは、メモリやコンピューティング、アクセラレーションなどのさまざまなタスク向けに特化した技術で設計された、異なる種類のチップを、同じインターポーザー上に搭載できる可能性を提供する。チップレットはPIC(フォトニック集積回路)として、他のものと同じ基板上に統合できる。パッケージングの観点から見ると、チップレットアーキテクチャは、フリップチップやボンディングなどのいくつかのステップを必要とする。これらのステップは、フォトニクスパッケージング活動にも必要だ。しかしフォトニクスチップには、ファイバー接続のような専用のステップが必要だ」(Cazzaniga氏)
Copyright © ITmedia, Inc. All Rights Reserved.