進み始めた「チップレット設計の民主化」：サプライチェーン管理が課題に（2/2 ページ）

[Boris Chou（Faraday Technology），EE Times]

複雑なサプライチェーンの管理が課題に

　現在、適切な業界コネクションを持ち、実用的なサプライチェーンを構築できる資金を備えた設計チームであれば、大手ファウンドリーの順番待ちをしたり、スケジュールや価格などを受け入れたりすることなく、チップレットベースの設計ができる。しかし、このような道を進む決断をした設計チームには、依然として厄介な課題が残されている。

　システムアーキテクチャやダイ、インターポーザーなどのレベルでは、新たな設計タスクが生じている。こうしたタスクの中で行われる選択は、相互に作用する傾向がある。さらに、複数のチップレットベンダー（その多くはインターポーザー工場と協業する小規模企業や新興企業）を含むサプライチェーンの管理や、先進パッケージングに対応可能なOSAT（Outsourced Semiconductor Assembly and Test）の管理といった課題が、制御不能に陥る可能性がある。このため、システム設計メーカーは、このような新しく複雑なサプライチェーンを管理し、全ての関係者間で密接に連携して調整を行う必要がある。

パーティショニングに伴う新たな設計タスク

　マルチダイシステムに向けたアーキテクチャ計画は、システムの目的や機能記述、性能要件から始まる。しかし、初期段階でシステムをさまざまな種類のダイに分割しなければならないため、このタスクはすぐにSoC計画とは別の方向に進んで行く。

　パーティショニングには数多くのパラメータがある。あるレベルでは、設計者は「高帯域幅かつ低レイテンシのデータフローが通過するダイエッジを最小限に抑え、できるだけ短い配線距離にしたい」と考える。別のレベルでは、設計者は「システムを利用可能なチップレットに分割し、理想的には後続の設計で再利用できるようにしたい」と考える。チップレットとして調達できない機能はほぼ、最終的にASICに行き着く。そして、これらは全て、性能や電力、アセンブリ／テストコストなどを念頭に置いて判断する必要がある。

チップレットベースの設計は、サプライヤーの管理が複雑になる場合もある［クリックで拡大］ 出所：Faraday Technology

　パーティショニングの後は、ダイの調達に関する問題がある。チップレットは、サードパーティー企業の既製品として入手可能であるべきだ。しかし、ちょうどよいチップレットが常に存在するとは限らない。機能やインタフェース互換性、I/Oパッドの配置などの違いが、インターポーザーのダウンストリームへの統合を妨害する可能性がある。時には、適切なチップレットを模索することから始まったものが、最終的にカスタムチップレットの開発や再パーティショニングに行き着くこともある。適切なスケジュールや数量、価格で入手可能な優れたチップレットを見つけ出すことは、頭痛の種になりかねない。

　HBM（広帯域幅メモリ）がその一例だろう。需要は世界的に逼迫（ひっぱく）していて、今後もその状況は変わらないと予測される。既存のHBMメーカーとの間で強固な関係を構築できていない顧客や、堅調な数量予測を提示できない顧客は、不確実な供給や不安定な価格といった問題以前に、問い合わせに対する返信すら得られない状況に直面する可能性がある。残念なことに、これはインターポーザーサプライヤーにも当てはまる場合がある。3大ファウンドリーは、契約リードタイムが長く、驚くような価格を提示するといった可能性がある。

解析の課題も

　チップレットとマルチダイの高度なパッケージングにより、設計のバックエンドで新しい解析タスクも発生するだろう。完全なアセンブリでは、相互接続ラインのインピーダンスなどを評価するために、電磁場モデリングを行う必要がある。局所的な過熱や熱膨張による機械的ストレスも解析する必要があるだろう。

　アプリケーションが自動車など、要求の厳しい環境向けである場合、これらの分析は特に厳格になる。こうした解析の工程は、ほとんどのチップ設計チームにはなじみのないマルチフィジックス解析ツールなどが関係してくる。

　チップレットの将来性は、限られた企業や設計チームにのみメリットをもたらすのだろうか。利用可能なキャパシティーの多くは、Intel、Samsung、TSMCから提供されている。だが、これら大手ファウンドリーと強力な関係を持つパートナーと連携すれば、多くの設計チームが、自社の顧客向けにチップレットベースの半導体を開発できるだろう。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク