TSMCが1.4nm世代プロセス「A14」を発表、28年に量産開始：歩留まり向上「予定上回るペース」

TSMCが、最新の1.4nm世代のプロセス「A14」を発表した。開発は順調に進んでいて、歩留まり向上は「予定を上回るペース」と説明。2028年の量産開始予定だとしている。

[永山準，EE Times Japan]

　TSMCは2025年4月23日（米国時間）、北米で開催した技術シンポジウムにおいて、同社の最新の1.4nm世代のプロセス「A14」を発表した。開発は順調に進んでいて、歩留まり向上は「予定を上回るペース」と説明。2028年の量産開始予定だとしている。

　TSMCは2025年後半に2nm世代プロセスである「N2」の量産開始を予定しているが、A14はこのN2と比べて同一電力で最大15％の高速化、同一性能で最大30％の消費電力削減、ロジック密度は20％以上向上させているという。

　TSMCはA14において、同社のナノシートトランジスタの設計と技術の最適化における経験を生かし「NanoFlex」を進化させた「NanoFlex Pro」を導入する。NanoFlexは、小さい面積と電力効率が高い「ショートセル」と、性能を最大化する「トールセル」を組み合わせることで、アプリケーションごとに適した電力や性能、パフォーマンスの向上を実現する技術で、N2に導入される。NanoFlex Proの詳細は不明だが、同社は「さらなる性能／効率／設計柔軟性の向上を実現する」としている。

　TSMCの会長兼CEOであるC.C. Wei氏は「A14のようなTSMCの最先端ロジック技術は、物理的な世界とデジタルの世界をつなぐ包括的なソリューションスイートの一部であり、AIの未来を推進する顧客のイノベーションを実現する」とコメントしている。

9.5レチクルサイズのCoWoSを2027年に量産予定

　今回のイベントではA14のほかにも複数の最新技術も公開。高性能コンピューティング（HPC）分野では、AIのロジックと高帯域メモリ（HBM）に対するニーズに対応するため9.5レチクルサイズの「CoWoS（Chip on Wafer on Substrate）」を2027年に量産予定で、これによって12スタック以上のHBMをパッケージに統合できるという。

　またTSMCは2024年、多くのプロセッサコアやHBMスタックを1つのインターポーザーに並べて実装するSoW（System-on-Wafer）技術を発表していたが、今回、CoWoSベースの「SoW-X」を新たに発表した。SoW-Xでは、現行のCoWoSソリューションの40倍の演算能力を実現したといい、2027年の量産開始を予定している。

　このほか、「Compact Universal Photonic Engine（COUPE）」によるシリコンフォトニクス統合、HBM4用のN12およびN3ロジックベースダイ、回路基板上の電源管理チップと比較し5倍の垂直電力密度を実現するAI用の新しい統合電圧レギュレーター（IVR）など、演算能力と効率性を補完するさまざまなソリューションも紹介した。