ICと受動部品を集約できる3次元実装技術、面積80％削減：シリコン基板の両面に回路を形成

日清紡マイクロデバイスは、シリコン基板の両面に回路を形成し、ICと受動部品を集積できる3次元実装技術「シリコンマザーボード（Si-MB）」を確立した。この技術を用いて試作した回路ブロックは、ディスクリートで構成した場合に比べ、実装面積を約80％削減できたという。

[馬本隆綱，EE Times Japan]

ディスクリート構成に比べ、実装面積を約80％も削減

　日清紡マイクロデバイスは2026年8月、シリコン基板の両面に回路を形成し、ICと受動部品を集積できる3次元実装技術「シリコンマザーボード（Si-MB）」を確立したと発表した。この技術を用いて試作した回路ブロックは、ディスクリートで構成した場合に比べ、実装面積を約80％削減できたという。

　複数の機能チップを組み合わせて必要な回路をワンパッケージに統合するチップレット技術は、大規模な半導体デバイスを実現する手法の1つとして注目されている。ところが、チップレットはICチップに特化した構造のため、チップ抵抗やコンデンサーなどの受動部品まで一緒に搭載するのは難しかった。

チップレット技術の課題とシリコンマザーボードの概要図［クリックで拡大］ 出所：日清紡マイクロデバイス

　新たに開発したシリコンマザーボードは、受動部品の搭載と高負荷環境での耐久性を両立させた。その大きな特長は、「シリコン基板上に機能チップを実装できる」「シリコン基板内部にトランジスタや抵抗、コンデンサーをウエハープロセスで形成できる」「シリコン基板下面に外部受動部品を実装できる」という3点である。

　このため、1000pF以上の大容量コンデンサーや1Ω以下の低抵抗インダクターといった受動部品と、オペアンプICや電源ICなどをワンパッケージに一体化することができる。パッケージ形状も既存の量産パッケージ外形を採用しており、既設の実装設備を活用できるという。高い耐久性も確保した。

シリコンマザーボードの構造［クリックで拡大］ 出所：日清紡マイクロデバイス

　同社はシリコンマザーボードで、ウインドウ・コンパレーター機能を試作した。シリコン基板上に2個のコンパレーターICを搭載。基板内部にはウエハープロセスで抵抗素子を形成した。基板下面には印刷配線上にチップ抵抗を実装している。同等機能を従来のようにプリント基板上で実現した場合に比べ、実装面積を大幅に削減できることを実証した。

シリコンマザーボードの試作例［クリックで拡大］ 出所：日清紡マイクロデバイス

シリコンマザーボードでの部品集約例［クリックで拡大］ 出所：日清紡マイクロデバイス