メディア

半導体設計を2週間で　20歳CEOの米新興がAIで挑む：「誰もがカスタムチップを設計可能に」（3/3 ページ）

» 2026年09月18日 10時30分公開

EDA依存を減らし、設計を高速化

　Architect Labsは、EDAプロセスの大部分を迂回することで、チップ設計の高速化を目指している。

　「従来のEDAのボトルネックは、例えば100のAIエージェントがチップの異なる部分を並行して設計している場合、100個分の商用EDAライセンスをそろえるのが難しいことだ。われわれはハイブリッド型アプローチを採用し、検証の約90％を商用シミュレーターを使わずに実施する。独自の工夫や自社製シミュレーター、われわれが開発したさまざまな技術を使い、その後、従来のEDAを使ってサインオフを行い、全ての回帰テストをパスすることを確認する」（Hussain氏）

　回帰テストとは、VerilogやVHDLなどのハードウェア記述言語（HDL）のコードに変更が加えられるたびに実行される、自動化された検証テストを指す。Architect Labsは、チップ設計の仕事そのものが必ずしも不要になるとは考えていない。

　「半導体業界では、そもそもチップ設計エンジニアが非常に不足している。われわれが開発している技術によって、より多くのエンジニアが、より複雑なブロックを担当できるようになると考えている。1つのプロジェクトに必要なエンジニア数は減る一方で、プロジェクト数は増える。シリコンロードマップは、より積極的なものになるだろう」（Hussain氏）

AI活用の競合も相次ぐ

　Architect Labsだけがこうした取り組みを進めているわけではない。競合にはChipAgentsやRicursiveがある。ChipAgentsは2026年9月、RISC-VプロセッサIPを提供するAndes Technologyが、プロセッサのカスタマイズ作業に要する期間を8.5週間から6週間に短縮したと発表した。Ricursiveの創業者であるAnna Goldie氏とAzalia Mirhoseini氏は、かつてGoogle Brainに所属していて、数時間でチップレイアウトを生成するAIツール「AlphaChip」を開発した人物だ。EDAツールベンダーのSynopsysも2025年、AIエージェントを活用してチップ設計の複雑さを抑えると説明している。

【翻訳：滝本麻貴／田中留美、編集：EE Times Japan】

AI時代の半導体製造、ウェット装置への要求は　Lam幹部に聞く
EE Times Japanは今回、半導体製造装置大手Lam Researchでウェット装置技術システム事業を統括するAaron Fellis氏にインタビューを実施。「AI時代の半導体製造」において、ウェット装置にはどのような役割が求められているのかなど詳細を聞いた。
「もう寝るから後はよろしく」　半導体検証までAIで自律化
シーメンスデジタルインダストリーズソフトウェアは2026年9月、都内で記者説明会を開催し、EDA向けAIエージェント基盤「Fuse EDA AI Agent」の拡張機能について説明した。NVIDIAのAI技術と組み合わせたもので、AIエージェントが自ら検証しながら長時間、自律的に設計フローを進められるようになる。
「半導体はAIが設計、人間は監督に」次世代EDAへの取り組み
キーサイト・テクノロジー（以下、キーサイト）は2026年8月26日、エンジニア向けイベント「KDES」にあわせて、「AI時代の次世代半導体設計」をテーマとしたメディアブリーフィングを開催。AIを活用したEDAや光半導体設計、マルチフィジックス対応シミュレーションといった取り組みを紹介した。
TSMCのCoWoSに「弱点」　HBM実装でIntelに商機か
米国のアナリストらによると、TSMCの先進パッケージング技術「CoWoS（Chip-on-Wafer-on-Substrate）」が、AIアクセラレーターと広帯域メモリ（HBM）を統合する上で生産のボトルネックになっていて、Intelにファウンドリー顧客獲得のチャンスが生まれているという。Intelはインターポーザーを不要にできる「EMIB」などを武器に、AI半導体向け先進パッケージングで存在感を高めている。
FPGAの新たな役割？ Efinixが狙うエッジAIの「前処理」分野
Efinixは、エッジAIアプリケーションをターゲットとするFPGAファミリー「Titanium Edge」を発表した。同社はエッジAIにおいて、SoC（System on Chip）の前処理としてFPGAを使う方法を提案している。