• 関連の記事

「FinFET」関連の最新 ニュース・レビュー・解説 記事 まとめ

「FinFET」に関する情報が集まったページです。

5nm比で電力効率は最大45%向上:
Samsung、GAAを適用した3nmプロセスの生産を開始
Samsung Electronics(以下、Samsung)は2022年6月30日(韓国時間)、GAA(Gate-All-Around)トランジスタ構造を適用した3nmプロセスノードの初期生産を開始したと発表した。まずは、高性能、低消費電力コンピューティングに向けたチップに適用し、その後モバイルプロセッサにも適用していく計画だ。(2022/6/30)

2nmについても言及:
TSMC、フィン構造を選べる3nmノードを発表
TSMCは、3nm FinFETノードを発表した。2022年後半に量産を開始する予定としている。同技術は、半導体設計における性能と電力効率、トランジスタ密度を向上させることができるだけでなく、これらのオプションのバランスを選択することも可能だという。(2022/6/24)

湯之上隆のナノフォーカス(51):
「IMW2022」3D NANDの最前線 〜EUV適用から、液体窒素冷却の7ビット/セルまで
半導体メモリの国際学会「International Memory Workshop2022(以下IMW2022)」から、筆者が注目した2つの論文を紹介する。Micron Technologyとキオクシアの論文で、いずれも3D NAND型フラッシュメモリに関する発表である。(2022/6/15)

3nmは「息の長いノード」に:
TSMCが2nmにナノシート採用、量産開始は2025年を予定
TSMCは、2025年に量産を開始する次の2nmノードの生産にナノシート技術を採用した。それにより、HPC(High Performance Computing)システムにおけるエネルギー消費の削減を狙う。(2022/6/8)

100%の工場稼働率を維持:
中国市場は低迷も、SMICの売上高は急増
SMICによると、同社の2022年第1四半期の売上高は、中国市場の需要低迷が警戒される中で、前年比66%増の成長を遂げたという。(2022/5/20)

2022年Q1の決算を発表:
2022年の設備投資は400億ドル超に、TSMC
TSMCは、チップの需要が鈍化するかもしれないという懸念にもかかわらず、生産能力拡大のため2022年に400億米ドル以上を投入する計画をあらためて公表した。(2022/4/15)

湯之上隆のナノフォーカス(47):
界面の魅力と日本半導体産業の未来 〜学生諸君、設計者を目指せ!
今回は、「電子デバイス界面テクノロジー研究会」の歴史と、同研究会が行った、半導体を研究している学生48人へのアンケート結果を紹介する。アンケート結果は、非常に興味深いものとなった。(2022/2/24)

チップレットの3D実装などが成長の鍵に:
Intel、TSMCを活用しつつ「リーダーシップを取り戻す」
Intelが、かつてのライバルであったTSMCへの依存度を高めている。売上高を増加させ、最終的に製造規模と半導体プロセス技術分野において世界リーダーとしての優位性を取り戻していきたい考えのようだ。(2022/2/22)

8TOPSのエッジAI推論性能を実現:
AlphaICs、深層学習向けコプロセッサをサンプル出荷
スマートビジョンアプリケーション向けエッジAI(人工知能)および学習チップの開発を手掛けるスタートアップAlphaICsは、深層学習向けコプロセッサ「Gluon」のサンプル出荷を開始した。Gluonには、ソフトウェア開発キット(SDK)も付属する。(2022/2/18)

米国による制裁で制限がある中:
SMIC、中国での強い需要で競合を圧倒する成長
2021年、中国最大の半導体メーカーであるSMICの売上高は、国内需要の強さによって前年比39%増の54億米ドルと、競合ファウンドリーを上回る成長を示した。(2022/2/17)

工場ニュース:
TSMCの国内半導体ファウンドリーが12/16nmプロセスに対応、投資規模は1兆円へ
台湾TSMCとソニーセミコンダクタソリューションズ、デンソーの3社は、TSMCが国内に建設を予定している半導体ファウンドリーの運営企業であるJASMに、デンソーが約3.5億米ドル出資すると発表した。JASMのファウンドリーは、12/16nmのFinFETプロセスに対応し生産能力も増強するため、設備投資額を約86億米ドル(約9800億円)に増やす。(2022/2/16)

激化するTSMCとの競争:
Samsung、22年後半にGAA適用チップの商業生産開始
Samsung Electronicsは、世界初となるGAA(gate-all-around)プロセスを採用したチップの商業生産を2022年後半に開始する予定だと発表した。この新しいプロセスは、TSMCが最大の優位性を持つ5nmノードで用いられるFinFET技術に優るトランジスタ密度面の利点を備えているという。(2022/2/4)

福田昭のデバイス通信(344) TSMCが開発してきた最先端パッケージング技術(17):
低損失の高速光電変換ユニット「COUPE」の概念
今回は電気信号を光信号に変換(あるいは電気信号を光信号に変換)する回路ユニット「フォトニックエンジン(PE:Photonic Engine)」の構成と、TSMCが考えるPEの実現手法「COUPE(COmpact Universal Photonic Engine)」の概念を説明する。(2022/1/25)

湯之上隆のナノフォーカス(46):
2050年までの世界半導体市場予測 第3弾 〜30年後もスイートスポットは28nmか
収束のメドが立たない半導体不足。本稿では、特に足りないのは28nmの半導体であることを以下で論じる。さらに本稿の最後に、1年前にも行った「2050年までの世界半導体市場予測」を再び試みたい。(2022/1/21)

組み込み開発ニュース:
低消費電力で高速、混載メモリ用STT-MRAMの書き換え技術を開発
ルネサス エレクトロニクスは、STT-MRAMのデータを低消費電力かつ高速で書き換えられる技術を開発した。試作チップの測定では、書き換えエネルギーを72%低減し、電圧印加時間を50%削減した。(2022/1/6)

IoT用マイコンの低電力化に向け:
混載MRAMの書き換えエネルギーを72%削減、ルネサス
ルネサス エレクトロニクス(以下、ルネサス)は、スピン注入磁化反転型磁気抵抗メモリ(STT-MRAM、以下MRAM)を省エネルギーかつ短い電圧印加時間で書き換えられる技術を開発した。2021年12月11〜15日に米カリフォルニア州サンフランシスコで開催された「2021 IEDM」で発表されたもの。IoT(モノのインターネット)向けマイコンの混載MRAMに同技術を適用することで低消費電力化を狙う。(2021/12/20)

IBMとSamsung、FinFETに比べて85%電力消費を節約できる新構造のトランジスタを発表
米IBMと韓国Samsung Electronicsは12月14日、新構造のトランジスタ「VTFET(Vertical Transport Field Effect Transistors)」を発表した。(2021/12/17)

IBMとSamsung、垂直トランジスタ設計によるブレイクスルーを発表 「スマホの充電は週1に」
IBMはSamsungとの強力で半導体設計のブレイクスルーを実現したと発表した。「Vertical-Transport Nanosheet Field Effect Transistor」(VTFET)と呼ぶ新たな設計アプローチで「ムーアの法則」を今後も維持できるとしている。(2021/12/16)

Arm最新動向報告(15):
Armの次なる2000億個出荷に向けた布石「Arm Total Solutions for IoT」の狙い
Armの年次イベント「Arm DevSummitの発表内容をピックアップする形で同社の最新動向について報告する本連載。今回は、2021年10月19〜21日にかけて開催された「Arm DevSummit 2021」について、「Arm Total Solutions for IoT」を中心に紹介する。(2021/11/24)

CAEニュース:
TSMCと協業し、マルチダイ設計に対する包括的な熱解析ソリューションを開発
Ansysは、TSMCと協業し、TSMC 3DFabricを用いたマルチダイ設計に対する包括的な熱解析ソリューションを開発した。綿密な熱解析により、オーバーヒートによるシステムの故障を防ぎ、使用期間中の信頼性を向上する。(2021/11/19)

大原雄介のエレ・組み込みプレイバック:
IARのCEO解任に見る業界再編/FD-SOIの今後
エレクトロニクス/組み込み業界の動向をウオッチする連載。今回は、2021年10月の動向から「IARのCEO解任」と「FD-SOIの今後」についてお届けする。(2021/11/11)

「2nmをはるかに超えるプロセス」可能に:
ASMLの新型EUV装置、ムーアの法則を今後10年延長可能に
ASMLが、新しいEUV(極端紫外線)リソグラフィ装置の開発計画を発表した。EUVリソグラフィツールは今や、世界最先端の半導体市場において非常に重要な存在となっている。その分野で唯一のサプライヤーであるASMLの経営幹部によると、今回の新型装置の開発により、ムーアの法則はこの先少なくとも10年間は延長される見込みだという。(2021/11/2)

生産能力も2026年までに3.2倍へ:
Samsung、2022年前半にGAA適用の3nmチップの生産開始
Samsung Electronicsファウンドリー部門は、2021年10月6〜8日にオンラインで開催した「Samsung Foundry Forum 2021」で、半導体プロセスのロードマップと製造工場の拡張について詳細を明らかにした。Samsungは、次世代のトランジスタ技術の開発を最も積極的に進めており、TSMCやIntelに先駆けて量産を開始する計画だ。(2021/10/19)

福田昭のデバイス通信(326) imecが語る3nm以降のCMOS技術(29):
「システム・製造協調最適化(STCO)」の実現技術(前編)
7nm以降の技術ノードでは、「設計・製造協調最適化(DTCO)」だけでなく、「システム・製造協調最適化(STCO:System Technology Co-Optimization)」も利用することでPPAあるいはPPACのバランスを調整することが求められるようになってきた。(2021/10/5)

福田昭のデバイス通信(325) imecが語る3nm以降のCMOS技術(28):
FinFETの実用化で必須となった「設計・製造協調最適化(DTCO)」
今回から、「設計・製造協調最適化(DTCO)からシステム・製造協調最適化(STCO)へ」の講演概要を説明する。(2021/9/30)

湯之上隆のナノフォーカス(41):
「ムーアの法則」は終わらない 〜そこに“人間の欲望”がある限り
「半導体の微細化はもう限界ではないか?」と言われ始めて久しい。だが、相変わらず微細化は続いており、専門家たちの予測を超えて、加速している気配すらある。筆者は「ムーアの法則」も微細化も終わらないと考えている。なぜか――。それは、“人間の欲望”が、ムーアの法則を推し進める原動力となっているからだ。【修正あり】(2021/8/27)

福田昭のデバイス通信(316) imecが語る3nm以降のCMOS技術(19):
サブナノメートル時代を見据える2次元(2D)材料のトランジスタ
「IEDM2020」の講演内容を紹介するシリーズ。今回から、「さらにその先を担うトランジスタ技術(ポストシリコン材料)」の講演部分を解説する。(2021/8/24)

電子機器設計/組み込み開発メルマガ 編集後記:
インテル、逃げてる? 個人的にはそれでもいいと思ってる
「nm」はほとんど形骸化しているので……。(2021/8/23)

大原雄介のエレ・組み込みプレイバック:
IntelがIDM 2.0を掲げざるを得なかった理由
エレクトロニクス/組み込み業界の動向をウオッチする連載。今回は、Intelが7月のオンラインイベントで掲げた「IDM 2.0」の背景についてお届けする。(2021/8/16)

福田昭のデバイス通信(315) imecが語る3nm以降のCMOS技術(18):
次々世代のトランジスタ「シーケンシャルCFET」でシリコンの限界を突破(後編)
後編となる今回は、「シーケンシャル(Sequential)CFET」の具体的な試作例を紹介する。(2021/8/5)

パッケージング技術の最新情報も:
Intelがプロセスの名称を変更、「nm」から脱却へ
Intelは2021年7月26日(米国時間)、半導体プロセスとパッケージング技術の最新情報を説明するウェブキャスト「Intel Accelerated」を開催した。これを受けて、同社の日本法人インテルは7月28日に、Intel Acceleratedの内容を日本のメディア向けに説明するオンライン説明会を実施。インテル 執行役員常務 技術本部本部長である土岐 英秋氏が説明した。(2021/8/3)

福田昭のデバイス通信(314) imecが語る3nm以降のCMOS技術(17):
次々世代のトランジスタ「シーケンシャルCFET」でシリコンの限界を突破(前編)
今回と次回は「シーケンシャル(Sequential)CFET」の重要な特徴である、ボトム側とトップ側で異なるトランジスタ材料が選べることの利点と、実際にCFETを試作した事例を解説する。(2021/8/3)

モノづくり最前線レポート:
インテルが半導体プロセスノードを再定義、2024年にはオングストローム世代へ
インテル日本法人が、米国本社が2021年7月26日(現地時間)にオンライン配信したWebキャスト「Intel Accelerated」で発表した先端半導体製造プロセスやパッケージング技術について説明した。(2021/7/30)

福田昭のデバイス通信(313) imecが語る3nm以降のCMOS技術(16):
次々世代のトランジスタ「シーケンシャルCFET」が抱える、もう1つの課題
今回は前回に続いてシーケンシャルCFETの講演部分を説明する。モノリシックCFETに比べるとシーケンシャルCFETの製造プロセスは難しくない。ただし製造プロセスには大きな制約が付きまとう。前回はその1つである、ウエハーを貼り合わせる界面で欠陥が発生する問題と対策を述べた。今回はもう1つの課題である、温度条件を解説しよう。(2021/7/30)

Intel、Qualcommのプロセッサを製造すると発表 AWSはパッケージング技術を採用
Intelが数世代先のプロセス「Intel 20A」でQualcommのプロセッサを製造すると発表した。また、新パッケージング技術「Foveros Omni」をAmazonのAWSが採用する。(2021/7/27)

Intel、nmではない新命名法でのロードマップを発表 次は「Intel 7」に
Intelがnm(ナノメートル)命名法をやめ、第12世代Alder Lakeは「Intel 7」になる。ゲルシンガーCEOがプロセッサのロードマップを発表した。Intel 7の4世代先の「Intel 20A」では新たなトランジスタアーキテクチャ「RibbonFET」を採用する。(2021/7/27)

Intel 7からIntel 18Aまで:
2025年までに「1.8nm相当」に――Intelが半導体生産のロードマップを説明
Intelが半導体生産のロードマップを説明するイベントを開催した。2022年には7nmプロセスの製品が、2024年には新技術を取り入れた製品が登場する見通しだ。(2021/7/27)

福田昭のデバイス通信(312) imecが語る3nm以降のCMOS技術(15):
次々世代のトランジスタ「シーケンシャルCFET」の製造プロセス
今回は、下側(底側、ボトム側)のトランジスタを作り込んでから、その上に別のウエハーを貼り合わせて上側(頂側、トップ側)のトランジスタを作成する「シーケンシャル(Sequential)CFET」の製造プロセスを解説する。(2021/7/27)

福田昭のデバイス通信(311) imecが語る3nm以降のCMOS技術(14):
次々世代のトランジスタ「モノリシックCFET」の製造プロセス
今回から、2種類のCFETの製造プロセスを解説していく。始めは「モノリシックCFET」を取り上げる。(2021/7/21)

約300億ドルで:
IntelがGF買収で交渉か、WSJが報道
米WSJ(Wall Street Journal)は2021年7月15日(米国時間)、Intelが、米国のファウンドリーであるGLOBALFOUNDRIES(GF)を約300億米ドルで買収する交渉を進めていると報じた。(2021/7/16)

福田昭のデバイス通信(310) imecが語る3nm以降のCMOS技術(13):
次々世代のトランジスタ技術「コンプリメンタリFET」の構造と種類
今回はCFETのトランジスタ構造と、CFETは製造方法の違いによって2種類に分けられることを説明する。(2021/7/16)

大原雄介のエレ・組み込みプレイバック:
SRAM 3D Stackingという大きなトレンド
エレクトロニクス/組み込み業界の動向をウオッチする連載。今回は、大きなトレンドになりつつあるSRAMの3D Stacking(3D実装)についてお届けする。(2021/7/14)

福田昭のデバイス通信(309) imecが語る3nm以降のCMOS技術(12):
コンプリメンタリFET(CFET)でCMOS基本セルの高さを半分に減らす
引き続き、FinFETの「次の次」に来るトランジスタ技術(コンプリメンタリFET/CFET)の講演部分を紹介する。今回は、CFETがCMOS基本セルの微細化に与えるメリットを具体的に解説する。(2021/7/13)

福田昭のデバイス通信(308) imecが語る3nm以降のCMOS技術(11):
FinFETの「次の次」に来るトランジスタ技術
今回から、「FinFETの「次の次」に来るトランジスタ技術(コンプリメンタリFET)」の講演部分を解説する。(2021/7/9)

福田昭のデバイス通信(307) imecが語る3nm以降のCMOS技術(10):
論理回路セルとSRAMセルを縮小するフォークシート構造
今回は基本的な論理回路セルとSRAMセルで、FinFETとナノシート構造、フォークシート構造のシリコン面積がどのくらい変化するかを説明する。(2021/7/5)

福田昭のデバイス通信(306) imecが語る3nm以降のCMOS技術(9):
フォークシート構造のCMOSロジック製造プロセス
今回は、フォークシート構造のCMOSロジックを製造するプロセスを解説するとともに、試作したトランジスタの断面を電子顕微鏡と蛍光X線分析で観察した画像を提示する。(2021/7/1)

福田昭のデバイス通信(305) imecが語る3nm以降のCMOS技術(8):
フォークシート構造のトランジスタが次世代以降の有力候補である理由
今回は、CMOSロジックの基本セル(スタンダードセル)を微細化する手法の変化と、フォークシート構造の利点について解説する。(2021/6/28)

福田昭のデバイス通信(304) imecが語る3nm以降のCMOS技術(7):
ナノシート構造を超える高い密度を実現するフォークシート構造のトランジスタ
前回に続き、「FinFETの次に来るトランジスタ技術(ナノシートFETとフォークシートFET)」の講演部分を紹介する。imecは、フォークシート構造のトランジスタの研究開発に力を入れている。(2021/6/24)

福田昭のデバイス通信(303) imecが語る3nm以降のCMOS技術(6):
フィンFET(FinFET)の次に来るトランジスタ技術
今回からは「FinFETの次に来るトランジスタ技術(ナノシートFETとフォークシートFET)」の講演部分を報告していく。(2021/6/21)

大原雄介のエレ・組み込みプレイバック:
日本の半導体戦略は“絵に描いた餅”
エレクトロニクス/組み込み業界の動向をウオッチする連載。今回は、急に盛り上がってきた「日本の半導体戦略」についてお届けする。(2021/6/16)


サービス終了のお知らせ

この度「質問!ITmedia」は、誠に勝手ながら2020年9月30日(水)をもちまして、サービスを終了することといたしました。長きに渡るご愛顧に御礼申し上げます。これまでご利用いただいてまいりました皆様にはご不便をおかけいたしますが、ご理解のほどお願い申し上げます。≫「質問!ITmedia」サービス終了のお知らせ

にわかに地球規模のトピックとなった新型コロナウイルス。健康被害も心配だが、全国規模での臨時休校、マスクやトイレットペーパーの品薄など市民の日常生活への影響も大きくなっている。これに対し企業からの支援策の発表も相次いでいるが、特に今回は子供向けのコンテンツの無料提供の動きが顕著なようだ。一方産業面では、観光や小売、飲食業等が特に大きな影響を受けている。通常の企業運営においても面会や通勤の場がリスク視され、サーモグラフィやWeb会議ツールの活用、テレワークの実現などテクノロジーによるリスク回避策への注目が高まっている。

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.