「CMOS／スピントロニクス融合AI半導体」を開発：エッジ機器向けに大容量MRAM搭載

東北大学とアイシンは、エッジ機器に適した大容量MRAM搭載の「CMOS／スピントロニクス融合AI半導体」を開発した。システム動作シミュレーションで検証したところ、従来に比べ電力効率は10倍以上、起動時間は10分の1以下となった。

[馬本隆綱，EE Times Japan]

従来に比べ電力効率10倍以上、起動時間10分の1以下に

　東北大学とアイシンは2024年10月、エッジ機器に適した大容量MRAM搭載の「CMOS／スピントロニクス融合AI半導体」を開発したと発表した。システム動作シミュレーションで検証したところ、従来に比べ電力効率は10倍以上、起動時間は10分の1以下となった。

　新エネルギー・産業技術総合開発機構（NEDO）は、「省エネAI半導体及びシステムに関する技術開発事業」に取り組んでおり、エッジ機器に適した半導体デバイスの早期実現を目指している。この中で、東北大学やアイシン、NECは、CMOS／スピントロニクス融合技術によるAI処理半導体の設計効率化と実証および、その応用技術に関する研究開発を共同で行ってきた。

　今回は、東北大学がMRAMを用いた自動設計環境の構築とそれに基づくAIアクセラレーターを開発。アイシンは、このAIアクセラレーターとアプリケーションプロセッサや周辺IPを統合した実証用チップのアーキテクチャ設計を担当した。

　実証用チップは、内部メモリと重みメモリにMRAMを用い、ニアメモリ・コンピューティング構造とした。この結果、外付けFLASHメモリを採用した従来システムでネックとなっていたバス帯域不足を解消している。

　実証用チップには、東北大学国際集積エレクトロニクス研究開発センターが開発した消費電力の小さい「AIアクセラレーター」を搭載。重みメモリや内部メモリにMRAMを用いたことで、従来のSRAMに比べ待機電力や動作電力を大幅に削減できるという。、起動時間の短縮と外付けメモリ容量の削減も可能となり、チップの小面積化および低消費電力化を図ることができる。

設計した実証用チップと同事業が目指す多様な社会実装のイメージ［クリックで拡大］ 出所：NEDO

実証用チップのブロック図とシステム動作シミュレーションによる起動時間の短縮効果［クリックで拡大］ 出所：NEDO

　アイシンは東北大学と協力し、RTLによるシステム動作シミュレーション検証を行った。この結果、従来に比べて電力効率は10倍以上、起動時間は10分の1以下という改善効果を確認した。

　実証用チップは、MRAM混載に対応したTSMCの「次世代16nm FinFETプロセス向けPDK」を用いて設計した。アプリケーションプロセッサには「Arm Cortex-A53デュアルコア」を搭載している。

　なお、今回の成果は現在幕張メッセで開催中の「CEATEC 2024」にも展示されている。