デバイス技術の注目論文 〜7nm以降を狙う高移動度トランジスタ：VLSIシンポジウム 2015 プレビュー（2）（3/4 ページ）

[福田昭，EE Times Japan]

次世代の高移動度材料によるトランジスタ要素技術

　それから、次世代の高移動度トランジスタ材料として期待されているゲルマニウム（Ge）半導体トランジスタに関する要素技術の発表を紹介した。発表者は東京大学である。長期的な信頼性を考慮したGeゲートスタックの絶縁材料として二酸化ゲルマニウム（GeO₂）を採用し、酸化膜換算で0.5nmと薄いゲート絶縁膜と、長期信頼性を両立させた。

信頼性を考慮したゲルマニウム（Ge）・ゲートスタック技術（クリックで拡大） 出典：VLSI Technologyシンポジウム委員会

　次に同じく次世代の高移動度材料として期待されている二硫化モリブデン（MoS₂）をチャンネル材料とするトランジスタ技術の研究成果を、取り上げた。発表者はimecとKU Leuvenである。原子層レベルの薄いグラフェン材料をソースとドレインに用い、単原子層（コンタクト用）と4原子層の極めて薄いMoS₂層をチャンネルとしたFETを試作している。ソースとドレインの間隔は15nmと短い。

最も短いチャンネル長（15nm）のMoS₂ FET（クリックで拡大） 出典：VLSI Technologyシンポジウム委員会

高い信頼性を確保した混載用不揮発性メモリ

　ここからは、不揮発性メモリ技術に関する注目論文を2件、紹介する。1件は、ロジックとの混載を目的とした抵抗変化メモリ（ReRAM）技術である。発表者はimecとパナソニック。28nm技術による高信頼の2MビットReRAMマクロを試作し、85℃で10年間のデータ保持寿命と10万回の書き換えサイクル寿命を確認した。

28nmの混載メモリ用高信頼ReRAM（クリックで拡大） 出典：VLSI Technologyシンポジウム委員会

　もう1件は、3次元縦型構造の相変化メモリ（PCM）技術である。発表者は日立製作所。縦型の多結晶シリコンMOSメモリセルが連なるチェインセル構造を採用して記憶密度を高めた。書き換えのスループットを向上するため、複数のメモリセルのデータをまとめて消去可能な構造としている。消去動作のスループットは670Mバイト/秒、書き込み動作のスループットは2.8Gバイト/秒に達する。

3次元縦型構造の相変化メモリ（PCM）（クリックで拡大） 出典：VLSI Technologyシンポジウム委員会