デバイス技術の注目論文 〜7nm以降を狙う高移動度トランジスタ：VLSIシンポジウム 2015 プレビュー（2）（4/4 ページ）

[福田昭，EE Times Japan]

7nm世代のモバイルSoC向け全体最適化技術

　それから、シリコンのインターポーザにアクティブ素子を形成する技術の開発成果を紹介した。発表者はimec。2.5次元あるいは3次元のシリコンダイ積層モジュール向けである。マスク数の少ないプロセスで、シリコンのインターポーザにダイオードやバイポーラ・トランジスタなどのアクティブ素子を形成する。ESD保護回路やテスト端子回路、アナログ回路を形成することで、シリコンダイ側のコストを削減する。

アクティブ素子を形成したシリコンのインターポーザ（クリックで拡大） 出典：VLSI Technologyシンポジウム委員会

　最後に紹介したのは、7nm世代のモバイルSoC向け全体最適化技術である。発表者はQualcomm。7nm世代では、配線抵抗とゲート容量の増加によってCMOSデバイスの速度対消費電力の性能が向上しなくなる。そこでFinFETのフィン密度を低減する、FinFETの側壁絶縁膜をエアギャップに変更するといった工夫で容量の増加を抑える。配線に関しては配線経路や階層構造などを注意深く調整し、配線抵抗の増加を避ける。こういった工夫などによって7nm世代のモバイルSoCでもスケーリングを可能にする。

7nm世代のモバイルSoC向け全体最適化（クリックで拡大）出典：VLSI Technologyシンポジウム委員会

（次回に続く）