メディア

ASMLがEUVリソグラフィ開発の最新状況を公表（1）～ArF液浸の限界：SEMICON West 2015リポート(4)（1/2 ページ）

今回は、コストとパターン形成の2点について、ArF液浸とEUV（極端紫外線）リソグラフィを比べてみよう。ArF液浸では、10nm世代になるとステップ数と重ね合わせ回数が破壊的な数値に達してしまう。これがコストの大幅な上昇を招く。さらに、ArF液浸とEUVでは、10nm世代の配線パターンにも大きな差が出てくる。

» 2015年08月24日 10時00分公開

[福田昭，EE Times Japan]

7nm世代のArF液浸はコストが20nm世代の5倍以上に激増

　前回は、リソグラフィ技術の将来を14nm世代から5nm世代まで展望するシンポジウム「Making Sense of the Lithography Landscape: Cost and Productivity Issues Below 14nm and the Path(s) to 5nm」から、ニコンのStephen Renwick氏による講演「193 Immersion Lithography at the 10nm node and Beyond」の概要をご紹介した。

　今回からは、半導体露光装置の最大手ベンダーASMLによる、EUVリソグラフィ開発の最新状況に関する講演の概要をご報告する。講演者はASMLのMike Lercel氏、講演タイトルは「Industrialization of EUV Lithography: Progress Update」である。

　Lercel氏は講演の始めに、EUVリソグラフィの利点を簡単に説明した。最先端半導体デバイスの量産には現在、ArF液浸リソグラフィが使われている。

　リソグラフィの解像度を決めるのは、粗く言ってしまうと光源の波長である。ArF液浸リソグラフィの光源はArFエキシマレーザーで、波長は193nmである。以前にコラム（ARMから見た7nm CMOS時代のCPU設計（18）～壁に突き当たるリソグラフィ技術）で説明したように、ArF液浸リソグラフィで解像できる寸法は最小で約34nmになる。この寸法は原理的なギリギリの値なので、実用的に解像可能な寸法はずっと長い。

　現在の最先端半導体プロセスでは既に、ArF液浸リソグラフィの解像限界を超えた小さな寸法のパターンを形成している。解像限界を超える手段が、マルチパターニングである。マルチパターニングでは、同じ層を解像するために、露光や現像などを繰り返すことで解像可能な最小寸法を短くする。当然ながら、露光のステップ数が急速に増加する。

　Lercel氏は、ArF液浸リソグラフィとEUVリソグラフィにおけるステップ数と重ね合わせ（オーバーレイ）回数の推移を、分かりやすく図示して見せた。フロント・エンド・プロセスの6層をリソグラフィで解像すると仮定した推移である。28nm世代では、ArF液浸でもマルチパターニングは使わずに済むとした。この場合、ステップ数は6回、オーバーレイ数は7回である。

　これが20nm世代になると、ダブルパターニングを導入せざるを得なくなる。ステップ数は8回、オーバーレイ数は9回～11回に増加する。そして（14nm世代を省略して）将来の10nm世代になると、ステップ数とオーバーレイ数は破壊的な数値に上昇する。トリプルパターニングとクアドパターニングを導入せざるを得ないからだ。ステップ数は23回、オーバーレイ数は36回～40回に達する。

　ステップ数の増加は、増加分以上のコストの増加を意味する。ステップ数の増加は、スループットの低下を意味するからだ。厳密には、重ね合わせ（オーバーレイ）回数の増加がスループットを下げる。このため、少なく見積もっても10nm世代のプロセス・コストは、20nm世代の3倍～4倍になることが分かる。

　さらにその先である7nm世代になると、どうなるのか。ASMLの推定では、ステップ数は34回、オーバーレイ数は59回～65回に達する。プロセス・コストは少なくとも、20nm世代の5倍～6倍に膨れ上がる。

　ところがEUVリソグラフィだと、7nm世代でもダブルパターニングで解像できる。光源の波長が13.5nmと短いからだ。ArFレーザーの10分の1以下の波長である。このため、リソグラフィのステップ数は9回、オーバーレイ数は12回になり、いずれもArF液浸の20nm世代とほぼ同じ回数で済む。原理的にはArF液浸リソグラフィに比べると、かなり低いコストで7nm世代の半導体デバイスを製造できる。