University of California, Berkeleyは、ナノメートルサイズの論理リレー(NEMロジックリレー)でエネルギー遅延時間積を最適化する手法を提唱する(講演番号18.1)。一般的にはリレーの硬さを減らすことがスイッチング・エネルギーの最小化に結び付く。この研究ではリレーのバネ定数を相対的に大きくすることでスイッチング・エネルギーを小さくした。接触ギャップがわずか5nmと小さなNEMロジックリレーでエネルギー遅延時間積を最適化して見せる。
ナノワイヤと非シリコン材料で「ムーアの限界」を突破
今回はセッション13〜15の概要を取り上げたい。セッション15では、「モア・ムーア(More Moore)」と「モアザン・ムーア(More Than Moore)」の両方に関する研究成果が発表される。「モアザン」については、フランスの研究チームが折り曲げ可能なCMOS回路を紹介する。
3D NANDフラッシュの物理解析が進む
今回はセッション4〜6の講演を紹介する。セッション4では、人間の脳をモデルにした計算アーキテクチャなどが焦点となる。セッション5では3D NAND型フラッシュメモリ関連の発表が行われ、セッション6ではIGZO材料による20nmノードの高周波FETなどが発表される予定だ。