メディア
連載
» 2016年04月11日 09時30分 公開

SRAMの書き込み動作を理解する福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(15)(2/2 ページ)

[福田昭,EE Times Japan]
前のページへ 1|2       

ワード線のパルス電圧には一定の長さが必要

 ワード線の選択では、選択したワード線の電位を一定の期間だけ高い電位に持ち上げ、再び低い電圧に下げる(「ワード線パルス」あるいは「WLパルス」)。このワード線パルスがある期間よりも短くなると、SRAMセルの値は反転せずに、元に戻ってしまう。この境界(クリティカルな期間)を「WLcrit」と呼ぶ。

図2:SRAMの書き込み動作とワード線パルスの長さ 出典:ARM

 適切な書き込み動作を実現するためには、ワード線パルス(WLパルス)の時間幅はWLcritよりも長くしなければならない。

SRAMを構成する要素のタイミングばらつき

 SRAMを構成する要素であるメモリセル(ビットセル)やセンスアンプなどには、当然ながらタイミングのばらつきが存在する。

 メモリセル、クロック、アドレスデコーダー、ワード線ドライバ、ビット線ドライバ、センスアンプといった各要素のタイミングのばらつきは、独立に存在するとは限らない。相互に影響し合うこともある。

 重要なのは最悪の場合(ワーストケース)の扱いだ。通常は、2つのケースを扱う。1つは、各要素のばらつきをランダムな存在と仮定したワーストケースである。このワーストケースでは、設計値(あるいは中央値)からのずれがそれほど大きくはならない。実際のSRAMでも、大抵の場合はこの範囲に収まる。

図3:SRAMを構成する要素のばらつき 出典:ARM

 もう1つは、各要素のばらつきが加算されていった結果としてのワーストケースである。この場合、設計値(あるいは中央値)からのずれが非常に大きくなる。このようなワーストケースが発生する確率は非常に低い。まれな事象ではあるが、考慮しておく必要はある。

(次回に続く)

⇒連載『福田昭のデバイス通信』バックナンバー一覧

前のページへ 1|2       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.