メディア
特集
» 2016年04月25日 08時30分 公開

0.03μm2のSRAMから最先端のIII-V族FinFETまで「VLSI技術シンポジウム 2016」プレビュー(3/5 ページ)

[村尾麻悠子,EE Times Japan]

新チャネル材料と、新デバイス構造

 TSMCは、300mmのシリコン基板上に、InGaAs(インジウム・ガリウム・ヒ素)の結晶を成長させ、そこにFinFETを形成した。300mmのシリコン基板の全域にFinFETを形成し、全域にわたり評価をしている。これまでの研究開発では、InGaAs FinFETはInP(インジウム・リン)基板の上に作成されることが多かった。InGaAsとInPの結晶構造が似ているので、InGaAsの結晶が成長しやすいからだ。ただ、InP基板は非常に高価という点が課題だった。

 今回の研究でTSMCは、シリコン基板上に作成したInGaAs FinFETは、InP基板上に作成したInGaAs FinFETと、ほぼ同等レベルの特性を示すことを確認したという。具体的には、高さ70nm、幅25nmのフィンを持つFinFETは、フィン1本当たりのオン電流が44.1μAだったという。InP基板を使うよりも安価に、高性能なInGaAs FinFETを実現できることを示した。

300mmのシリコン基板上に作成したInGaAs FinFET(クリックで拡大) 出典:VLSIシンポジウム委員会

 IBMは、フィン幅がわずか4nm、EOT(Equivalent Oxide Thickness)が0.7nmのSiGe FinFETを発表する。Geの濃度が非常に高いSiGe基板から、リプレイスメント型のhigh-k/メタルゲートを使い、FinFETを作成した。このプロセスでpMOS FinFETを作成し、評価をしたところ、ゲート長21nmの短チャネル効果耐性と、220cm2/V-sという高い正孔移動度を達成したという。

フィン幅がわずか4nm、EOT(Equivalent Oxide Thickness)が0.7nmのSiGe FinFET(クリックで拡大) 出典:VLSIシンポジウム委員会

 IMECは、シリコンナノワイヤを2本、縦に積層したトランジスタを発表する。具体的には、急速溶融成長(RMG)プロセスを用いた直径8nmのGAA(Gate-All-Around) nFET、同pFETを縦方向に積層した。このように積層することで、面積当たりの電流を増やすことができる。IMECが開発したこのナノワイヤは、ゲート長24nmという優れた短チャネル効果耐性を持つという。

シリコンナノワイヤを2本積層したトランジスタ(クリックで拡大) 出典:VLSIシンポジウム委員会

 Intelは、トンネルFET(TFET)とCMOSの混載ロジックを発表する。同混載ロジックでは、単一電源電圧のCMOSに比べてエネルギー効率を56%削減でき、複数の電源電圧を使い分けるCMOSに比べて24%削減できることを、シミュレーションによって実証したとしている。

トンネルFET(TFET)とCMOSの混載ロジック(クリックで拡大) 出典:VLSIシンポジウム委員会

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.