メンター、150億ゲート対応エミュレーター開発へ：2020年までの製品計画を発表

Mentor Graphics（メンター・グラフィックス）が、2020年までの製品ロードマップを提示した。それによると同社は、2020年までに150億ゲートに対応するエミュレーターを開発する計画だという。これは、最先端のチップを設計する大手メーカーをターゲットにするという。

[Dylan McGrath，EE Times]

2020年までに150億ゲートに対応

　Mentor Graphics（メンター・グラフィックス）は2017年2月17日（米国時間）、同社の第3世代エミュレーションプラットフォーム「Veloce Strato」を発表した。最大25億ゲートのキャパシティーを備えるエミュレーター「Veloce StratoM」と、エンタープライズレベルのOS「Veloce Strato OS」をリリースした。

　Mentor Graphicsでマーケティング担当シニアディレクターを務めるJean-Marie Brunet氏は、EE Timesのインタビューで、「これは、通常のEDAに関する発表ではない。今後5年間続くプラットフォーム開発の告知だ。2年後になって、『2017年に言ったことは忘れてほしい』などと言うつもりはない。今後4〜5年は、Veloce Stratoの開発に全力を注ぐ構えだ」と語った。

　エミュレーションは、非常に高価なハードウェアコンポーネントに依存するという点で、他のEDAとは少し異なる。Brunet氏によると、高性能CPUやGPU、CPUとGPUの統合チップ、ネットワークプロセッサといった現在の最先端半導体は約15億ゲートを搭載するという。Mentorは2022年までに、その10倍となる150億ゲートに対応したエミュレーションプラットフォームを開発する計画だという。

2022年までに、150億ゲートに対応するエミュレーションプラットフォームを開発する計画だという 出典：Mentor Graphics

　Veloce StratoMは既に、大手半導体企業数社が採用しているという。ただし、Brunet氏は、具体的な企業名については明らかにしなかった。同エミュレーターは、フル装備時には25億ゲートを搭載できる。さらに、MentorのVeloce Strato linkで個々のエミュレータを接続すれば、トータルゲート数を増やせるという。

　Veloce StratoMは当面は、最先端の半導体設計を対象とするという。「ただし、スケーラブルなプラットフォームなので、将来的にはゲート数の少ない半導体の設計を手掛ける企業にも使ってもらいたい」とBrunet氏は述べている。

　Brunet氏は、「Veloce StratoMはハイエンドチップ向けの製品で、65nm前後のプロセスノードを使う、小規模のIoT（モノのインターネット）機器メーカーはターゲットではない。当面は、2017年時点で最先端チップを手掛ける大手企業を対象とする。大規模なハイエンドカスタマーは、半導体業界のエコシステムをけん引する力があるからだ」と説明している。

　同氏は、「当社は、過去にエミュレーションのロードマップに関してあまり情報発信してこなかったことを反省している。Mentorは、製品の性能や機能の宣伝に関しては保守的な傾向がある」と語った。

　「保守的な企業体質のせいで、顧客に『Mentorにはロードマップがないのではないか』と思わせてしまった。もちろん、当社にはロードマップがあり、随時変更を加えながら納得のいくロードマップを作成している。今後は、きちんと説明していきたいと考えている」と同氏は述べている。

　Veloce StratoMは、最大64枚のAVB（Advanced Verification Board）に対応するスロットがあり、フル装備時の消費電力は最大50kW（22.7W/Mゲート）だという。その他、従来品に比べて、総スループットが5倍（最速のコンパイル・ランタイム・デバッグシーケンス）、結果を表示するまでの時間が10分の1（最短のデバッグ時間）、コンパイル時間が3分の1（成功率100％）、コモデル帯域幅が3倍（最速の仮想コモデルソリューション）など、多くの性能が改善されているとした。

【翻訳：滝本麻貴、編集：EE Times Japan】

原文へのリンク