TSMCの高性能・高密度パッケージング技術「CoWoS」（後編）：福田昭のデバイス通信（107） TSMCが解説する最先端パッケージング技術（6）（2/2 ページ）

[福田昭，EE Times Japan]

ウエハー処理プロセスで大量のパッケージを一括して組み立て

　CoWoS技術によるパッケージ製造（組み立て）の特徴は、直径が300mmあるいは200mmといったシリコンのウエハーを扱うことにある。大量のパッケージを一括して製造するので、組み立てのコストが下がる。

　シリコンインターポーザは極めて薄いので、そのままだと簡単に反ってしまう。そこで「キャリア（Carrier）」とよぶ、シリコンウエハーと同じサイズの支持体（円盤）に薄いシリコンウエハーを載せた状態で、パッケージの製造を始める。始めの工程は、シリコン貫通電極（TSV）の形成、高密度配線層の形成、マイクロバンプの搭載である。

　次の工程は、シリコンダイの搭載とバンプ接続である。シリコンダイ（チップ）をシリコンウエハー（実際はインターポーザ）に載せることから、「CoW（Chip on Wafer）」工程と呼ばれる。

　それから、キャリアの取り外し（デマウント）、シリコンインターポーザへの切り出し（ダイシング）と進む。切り出されたシリコンインターポーザ（シリコンダイ搭載済み）とパッケージ基板を接続し、シリコンダイを封止し、ハンダボールを取り付け、最終テスト（FT：Final Testing）へと至る。これでパッケージが完成する。

CoWoS技術によるパッケージ製造（組み立て）の工程。下は「CoCoS（Chip on Chip on Substrate）」と呼ばれる、先にキャリアを外してシリコンインターポーザに切り出してから、シリコンダイを載せる技術の工程。出典：TSMC（クリックで拡大）

シリコンインターポーザの反りを抑えるCoWoSの製造工程

　パッケージの信頼性を大きく左右するのが、シリコンインターポーザの反りである。完成形の構造は同じでも、製造工程は1通りとは限らない。大きく分けると2通りの製造工程が考えられる。

　2通りの製造工程の大きな違いは、キャリアを外すタイミングにある。1つは、シリコンダイを載せる前にシリコンウエハーからキャリアを外し、ウエハーをシリコンインターポーザに切り分けてしまう工程である。切り分けられたシリコンインターポーザに、シリコンダイを載せていく。このような製造工程を採用したパッケージング技術は「CoCoS（Chip on Chip on Substrate）」と呼ばれている。

　CoCoS技術の利点は、ウエハーに比べるとはるかに小さなシリコン基板（シリコンインターポーザ）に、シリコンダイを載せていくことにある。小さなシリコンダイ基板にシリコンダイを載せる装置のコストは、大掛かりなウエハー処理装置に比べると、はるかに低い。設備投資をあまりせずに、少量生産から始められる。TSMCはCoCoS技術を最初に開発し、シリコンインターポーザのパッケージを製造したようだ。

　しかしCoCoS技術には、シリコンインターポーザが反りやすいという弱点があった。温度が変化すると、反りの量が変わってしまう。このため、製造工程での温度変化によってシリコンインターポーザの端部でマイクロバンプ接続が壊れる恐れが少なくない。製造歩留まりが低下するリスクを伴う。

　一方、キャリアをギリギリまで外さないのが、CoWoS技術である。キャリアで固定されているので、シリコンインターポーザは反りにくく、マイクロバンプ接続はシリコンインターポーザの端部でも維持される。

　CoWoS技術の問題点は装置コスト（初期コスト）にある。ウエハーとキャリアを扱う工程が増えるので、装置コスト（初期コスト）が上昇する。一定の数量が見込めないと、CoWoS技術は採用しづらい。ただし、いったん設備を導入してしまうと、パッケージ1個当たりの製造コスト（ランニングコスト）はCoWoS技術の方がCoCoS技術よりも低くなる。一定の生産数量が確保できれば、初期コストを回収できる時期は早まる。

　TSMCは最終的にはCoCoS技術を諦め、CoWoS技術をシリコンインターポーザ技術のパッケージングに採用した。信頼性の維持と製造歩留まりの向上という観点からは、この決断は適切だったと言えよう。

CoWoS技術とCoCoS技術によるシリコンインターポーザの反り（warpage）の違い。CoWoS技術では温度変化に対する反り量が一定であるのに対し、CoCoS技術では反り量が大きく変化する。出典：TSMC（クリックで拡大）

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧