メディア

IMEC、全く新しいAIチップの情報を公開：機械学習アクセラレーターなど（2/2 ページ）

» 2017年05月23日 11時30分公開

埋め込み型ニューラルチップ向けハードウェア

　IMECはOxRAM以外にも、埋め込み型ニューラルチップ向けハードウェアを開発したと発表した。現行機の約10倍となる、128個の記録用電極と32個の刺激電極を搭載する。同チップは現在動物実験中だが、現在の義肢よりも制御しやすく、触覚フィードバックを向上できるという。

IMECの埋め込みチップは、より多くのシグナルをより速く送信し、制御しやすい義肢を実現する出典：IMEC

　同チップは、脳と義肢間で信号を数百ミリ秒で送信できる。人間の神経伝達と比べると遅いが、現在の義肢は数秒かかっていることを考えると大きな進歩と言えるだろう。

　ただし、IMECがこれまでに作製したのはハードウェアのプロトタイプだけだ。ソフトウェアの最適化はまだ完了していないが、電極リードの数が増えたため、かなり大きな遅延時間（レイテンシ）が発生する可能性がある。

　同プロジェクトは、米国防高等研究事業局（DARPA：Defense Advanced Research Projects Agency）の下で行われているUniversity of Floridaとの共同研究プログラムの一環として行われている。

　IMECはさらに、脳と目の周りの神経信号をモニタリングすることで視線を追跡する眼鏡も披露した。同システムは現時点では、カメラベースの視線追跡と比べると精度が低いが、コストと消費電力を大きく削減できる可能性があるという。

【翻訳：青山麻由子、滝本麻貴、編集：EE Times Japan】

原文へのリンク

「SEMICON West 2016」、imecが展望する5nm世代の配線技術（前編）
imceによる、5nm世代のロジック配線プロセスを展望した講演を、前後編の2回にわたりお届けする。前半では、配線抵抗（R）、配線容量（C）、RC積という配線のパラメータの特徴を紹介する。さらに、10nm世代、7nm世代、5nm世代と微細化が進むと、配線抵抗（R）、配線容量（C）、RC積がどのように変化していくかを解説する。
次世代メモリ、STT-MRAMが優勢か
IMECは、STT-MRAM（スピン注入磁化反転型磁気メモリ）を次世代メモリの最有力候補とみているようだ。
機械学習が自動運転分野に、IMECが開発を加速
ベルギーIMECが、未来のセンサーの開発計画を進めている。特にレーダーセンサーの開発に注力する他、有用な情報を局所的に抽出して機械学習（マシンラーニング）を行うことが可能なデバイスの実現を目指すという。
FinFETサイズの物理的な限界は？
ベルギーで開催された「IMEC Technology Forum（ITF） 2016」では、2.5D（2.5次元）のチップ積層技術や、FinFETのサイズの物理的な限界についても触れられた。
FD-SOIに注力するフランスLeti、エコシステムの構築へ
フランスのCEA-LetiがFD-SOI（完全空乏型シリコン・オン・インシュレータ）に力を入れている。Letiは、IC設計プラットフォーム「Silicon Impulse」を立ち上げることで、FD-SOIを活用したIoT機器の開発を促進する。
EUVは、微細化の“万能策”ではない
半導体製造プロセスの微細化を進めるには、EUV（極端紫外線）リソグラフィーが鍵になるといわれている。ばく大な資金が、同技術の開発に投入されているが、その進捗は必ずしも期待通り、予定通りではないようだ。