インテルは、5G(第5世代移動通信)コアネットワーク用装置などに搭載し、高速処理を実現するアクセラレーションカード「FPGA PAC N3000」を発表した。
インテルは2019年3月7日、5G(第5世代移動通信)コアネットワーク用装置などに搭載し、高速処理を可能にするアクセラレーションカード「FPGA PAC N3000」を発表した。汎用サーバ上のCPUと同カードを組み合わせることで、CPUの使用率を50%に抑えることができ、そのリソースを将来の機能拡張や新サービスに振り向けることが可能になるという。
FPGA PAC N3000は、高いスループットと低遅延、広帯域幅などが要求される5Gコアネットワークや仮想化無線アクセスネットワーク用装置に向けた製品。FPGA「Intel Arria 10」や、2個のイーサネットコントローラ「XL710」、最大9GバイトのDDR4と144MバイトのQDR IVメモリ、電源IC「Enpirion」および、これらを管理するFPGA「Intel MAX 10」などをボード上に実装している。
また、仮想化無線アクセスネットワーク(vRAN)や仮想ブロードバンドネットワークゲートウェイ(vBNG)、仮想Evolved Packet Core(vEPC)、インターネットプロトコルセキュリティ(IPSec)、ベクトルパケット処理(VPP)など、ネットワーク機能アクセラレーションワークロード向けのレファレンスIPコアも提供する。
インテルのプログラマブルソリューションズ営業本部データセンター&コミュニケーション統括部で統括部長を務める渡海博史氏は、「PAC N3000はコアネットワークとアクセスネットワーク&エッジネットワークの領域をカバーする。これまで、汎用サーバ上のCPUで処理していた機能をFPGAで実行させる。これによってCPUの演算負荷を50%削減できるアプリケーションもある。このリソースを新たなサービスの提供などに振り向けることが可能となり、サービスプロバイダーの収益改善にもつながる」と話す。さらに、FPGAを搭載することで、カスタマイズや新たな標準規格などにも柔軟に対応することが可能なことも強調した。
 Intelが新しい3D積層チップ技術「Foveros」を発表
Intelが新しい3D積層チップ技術「Foveros」を発表 Intel 10nmプロセスの遅れが引き起こしたメモリ不況
Intel 10nmプロセスの遅れが引き起こしたメモリ不況 インテル「第9世代Core」プロセッサ、クロックは最大5GHz
インテル「第9世代Core」プロセッサ、クロックは最大5GHz 遅れていたIntelの10nmチップ、出荷開始のメドが立つ
遅れていたIntelの10nmチップ、出荷開始のメドが立つ 戦艦Intelの方向転換なるか ―― 新CEOの使命
戦艦Intelの方向転換なるか ―― 新CEOの使命 Intelの5Gチップ開発をAppleが後押し
Intelの5Gチップ開発をAppleが後押しCopyright © ITmedia, Inc. All Rights Reserved.
記事ランキング