オンチップの相互接続技術を過去から将来まで概観：福田昭のデバイス通信（280） Intelが語るオンチップの多層配線技術（1）

2020年6月にオンラインで開催された「VLSIシンポジウム」から、オンチップの多層配線技術に関するIntelの講演内容を紹介する。

[福田昭，EE Times Japan]

VLSIシンポジウムの技術講座でIntelが相互接続技術を講演

　半導体のデバイス技術と回路技術に関する国際学会「VLSIシンポジウム」では、「ショートコース（Short Course）」と呼ぶ技術講座を開催してきた。2020年6月に開催されたVLSIシンポジウムのショートコースは、3つの共通テーマによる1日がかりの技術講座が設けられていた。3つの共通テーマとは、「SC1：Future of Scaling for Logic and Memory（ロジックとメモリのスケーリングの将来）」「SC2：Heterogeneous Integration - To Boldly Go Where No Moore Has Gone Before（ヘテロ集積化-果敢に進め、ムーアが行ったことのない場所へ）」「SC3：Trends and Advancements in Circuit Design（回路設計の動向と進化）」である。蛇足だが、SC2のタイトルは、SF映画「スター・トレック」の有名なフレーズ「to boldly go where no one has gone before（誰も行ったことのない場所へ果敢に進め）」のオマージュだろう。

　話題を戻そう。共通テーマ「ロジックとメモリのスケーリングの将来」では、「On-Die Interconnect Challenges and Opportunities for Future Technology Nodes（将来の技術ノードに向けたオンダイ相互接続の課題と機会）」と題する講演が非常に興味深かった。そこで、講演の概要を今回からシリーズでお届けする。講演者はIntelのMauro J. Kobrinsky氏である。

　なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。

　Mauro J. Kobrinsky氏の講演では、タイトル、謝辞の後にアウトライン（目次）が示された。原文（英文）を意訳すると、「トレンド、ニーズ、機会」「相互接続の基本原理」「性能と微細化を実現する新技術」「相互接続のパターニング」「新たな機会」「結論」となっている。ここで「相互接続（interconnect）」とは通常、トランジスタ間を接続する「金属配線（metal wiring）」を意味する。

講演「On-Die Interconnect Challenges and Opportunities for Future Technology Nodes（将来の技術ノードに向けたオンダイ相互接続の課題と機会）」のアウトライン（目次）。出典：Intel（クリックで拡大）

配線ピッチの縮小と配線層数の増加が高密度化を後押し

　相互接続（多層配線）は過去から現在にかけて、微細化（配線ピッチの縮小）と配線層数の増加によって進化してきた。トランジスタの寸法が小さくなることによって単位面積当たりの相互接続の数は増加する。接続数の増加を実現するために、配線のピッチは短くなる。ピッチが短くなっても足りない場合は配線の層数を増やす。半導体回路の性能を維持するために、配線の層数を増やすこともある。

相互接続のトレンド。左は配線の最小ピッチ、右は配線の層数。出典：Intel

　相互接続（多層配線）を形成する製造技術は、この20年で大きく変化した。西暦2000年以前はアルミニウム（Al）の配線プロセスが主流だった。配線ピッチの縮小は当然ながら、電流密度の増大をもたらす。電流密度の増大によるエレクトロマイグレーション（金属原子の移動現象）が無視できなくなり、高速大規模ロジックの配線金属はアルミニウム（Al）から銅（Cu）へと移行した。銅配線はアルミニウム配線に比べると電気抵抗が低く、エレクトロマイグレーションの耐性が高い。

　講演では、Intelが開発してきた最新マイクロプロセッサの相互接続（多層配線）構造を、透過型電子顕微鏡による断面観察像として示した。2001年の相互接続は、ダマシン・プロセスによる銅配線と6層の多層配線、低比誘電率の層間絶縁膜によって構成されていた。これが2014年には、層数が12層と2倍になり、同時に配線ピッチは半分に縮小した。層間絶縁には、比誘電率を下げるためにエアギャップ（空孔）が一部の配線層で隣接配線間に導入された。

　2019年になると、多層配線構造で最も配線密度の高い下層部にコバルト（Co）金属の配線を採用した。パターニングにはArF液浸露光技術とマルチパターニング技術を組み合わせたリソグラフィ技術を使用した。配線層数は13層となり、層数の増加はわずかなものとなった。またゲート電極のコンタクトを、拡散層のコンタクトから距離をおいた従来のレイアウトから、拡散層のコンタクトに隣接したレイアウトに変更することで、トランジスタの密度を高めた。

相互接続（多層配線）の断面観察像と製造プロセスの変化。出典：Intel

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧