銅（Cu）配線の微細化と静電容量の増大：福田昭のデバイス通信（283） Intelが語るオンチップの多層配線技術（4）

[福田昭，EE Times Japan]

銅（Cu）配線の寸法と静電容量の関係

　半導体のデバイス技術と回路技術に関する国際学会「VLSIシンポジウム」では、「ショートコース（Short Course）」と呼ぶ技術講座を開催してきた。2020年6月に開催されたVLSIシンポジウムのショートコースは、3つの共通テーマによる1日がかりの技術講座が設けられていた。3つの共通テーマとは、「SC1：Future of Scaling for Logic and Memory（ロジックとメモリのスケーリングの将来）」「SC2：Heterogeneous Integration - To Boldly Go Where No Moore Has Gone Before（ヘテロ集積化-果敢に進め、ムーアが行ったことのない場所へ）」「SC3：Trends and Advancements in Circuit Design（回路設計の動向と進化）」である。蛇足だが、SC2のタイトルは、SF映画「スター・トレック」の有名なフレーズ「to boldly go where no one has gone before（誰も行ったことのない場所へ果敢に進め）」のオマージュだろう。

　話題を戻そう。共通テーマ「ロジックとメモリのスケーリングの将来」では、「On-Die Interconnect Challenges and Opportunities for Future Technology Nodes（将来の技術ノードに向けたオンダイ相互接続の課題と機会）」と題する講演が非常に興味深かかった。そこで、講演の概要を本コラムの第280回からシリーズでお届けしている。講演者はIntelのMauro J. Kobrinsky氏である。

　なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。

　前回では、代表的な金属配線である「銅（Cu）配線」の寸法と電気抵抗（単位長当たりの抵抗値）の関係を解説した。今回は銅（Cu）配線の寸法と静電容量（単位長当たりの容量値）の関係を説明する。

単純に微細化すれば、静電容量は一定値を維持する

　大規模ロジックにおける銅（Cu）金属の多層配線は、各層の配線が平行に並んでおり、なおかつ上下の配線層とは直交するようにレイアウトすることが多い。多層配線の静電容量（単位長当たり）は、左右両隣の配線との静電容量と、上下の配線との静電容量の合計となる。

　左右両隣の配線との静電容量は、配線の高さに比例し、配線間の距離に反比例する。上下の配線との静電容量は、配線の幅に比例し、配線間の距離に反比例する。従って微細化によって全ての寸法を比例係数通りに縮小すれば、静電容量は変化しない。一定の値を維持する。

　しかし前回でも述べたように、配線抵抗の増加を抑えるため、配線の高さはあまり低くならない。このため、左右両隣の配線との静電容量は微細化によって増大する。また配線の幅も、最近では比例係数よりも緩やかに縮小している。上下の配線との静電容量も増加する傾向にある。

銅（Cu）金属の多層配線構造（左）と銅（Cu）配線の断面構造（中央）、配線長当たりの静電容量と寸法の関係（右）。出典：Intel（クリックで拡大）

　そこで対応策として、層間絶縁膜（ILD）に比誘電率の小さな絶縁材料を導入したり、絶縁層にエアギャップ（空隙）を挟んだりすることで、静電容量を抑えようとしている。なおエアギャップは空気であり、比誘電率が1.0と最も低い。

今後の多層配線を担う3つの金属材料

　これまで述べてきたように、オンチップの多層配線で最も普及している金属材料は、「銅（Cu）」である。銅は電気抵抗率が銀（Ag）に次いで低い。すなわち、あらゆる金属の中で2番目に抵抗が小さい。配線抵抗の低減という目的からは理想的な配線材料である。

　ただし実際の配線プロセスでは、銅配線には別の金属によるバリア層やライナー層といった電気抵抗の高い層が必要となる。配線の断面積に占める銅の割合が減少し、抵抗値が上昇する。言い換えると、配線を高くしたり、配線の幅を伸ばしたりしないと、所望の抵抗値が得られない。こうすると、配線の静電容量が増大してしまう。

　そこでいくつかの金属が、配線材料の候補となっており、既に一部は実用化されている。1つはコバルト（Co）、もう1つはタングステン（W）である。いずれも銅（Cu）に比べると配線プロセスが簡素になる。

　ただしコバルトとタングステンは、抵抗率が銅よりも高い。このため導入される工程は限定される。例えばコバルトは、多層配線構造で最も微細な最下層付近で使われたことがある。タングステンはトランジスタのシリコンと接する電極（コンタクト）に使われている。

多層配線の構造図（左および中央）と代表的な金属配線の断面構造図（右）。出典：Intel（クリックで拡大）

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧