メディア

「VLSI Circuitsシンポジウム」の注目論文VLSIシンポジウム2021(1/2 ページ)

2021年6月13〜19日に開催されるLSI関連の国際学会「VLSIシンポジウム2021」。「VLSI Circuitsシンポジウム」の注目論文を紹介する。これらの注目論文は、VLSIシンポジウム委員会が2021年4月に行った記者会見で紹介したものとなっている。

» 2021年06月08日 14時00分 公開
[村尾麻悠子EE Times Japan]

 2021年6月13〜19日に開催されるLSI関連の国際学会「VLSIシンポジウム2021」。「VLSI Technologyシンポジウム」の注目論文に続き、「VLSI Circuitsシンポジウム」の注目論文を紹介する。これらの注目論文は、VLSIシンポジウム委員会が2021年4月に行った記者会見で紹介したものとなっている。

通信とデジタル関連

 東京工業大学は、5G(第5世代移動通信)中継用の28GHz帯対応バッテリーレス無線機を発表する(セッション番号:C11-1)。24GHz帯の無線電力伝送を併用することで、バッテリーレスで5G通信に成功した。この中継基地局を多数配置することで、5Gの通信範囲と通信容量を拡大できるとする。

 米Intelは、波長分割多重(WDM)に対応したシリコンフォトニクス送信機を発表する(同:JFS3-4)。400GビットイーサネットモジュールおよびCPO(Co-Packaged Optics)に対応した、4λ×112Gビット/秒/λのWDM送信機を開発。4個のマイクロリング変調器の光電流を直接モニターして動作温度を制御することで、共振波長を安定させ、WDM送信機の高速化に成功した。

左=東京工業大学の発表内容/右=Intelの発表内容 出典:VLSIシンポジウム委員会(クリックで拡大)

 米スタンフォード大学は、エッジでの学習/推論に向けたDNN(ディープニューラルネットワーク)アクセラレーターについて報告する(同:CFS1-2)。RRAM(抵抗変化型メモリ)を活用したマルチチップ構成。RRAMの書き換えを最小限に抑える学習アルゴリズムを採用することで、エッジAI(人工知能)に適した低消費電力を実現する。40nmプロセスで製造し、性能は0.92TOPS、電力効率は2.2TOPS/Wを達成したとする。

 韓国のKAIST(韓国科学技術院)は、電力効率に優れた深層強化学習(DRL)プロセッサを発表する(同:CFS1-3)。GSTC(グループスパーストレーニングコア)により、学習速度を2倍に向上させた。SWT(スパースウェイトトランスポーザー)を搭載することで、圧縮された重みの転置をオンチップで行い、外部メモリへのアクセスを低減。4.18TFLOPSの性能と、29.3TFLOPS/Wの電力効率を達成している。これにより、消費電力が大きいことが課題だったDRLを省エネルギー化し、エッジデバイスに展開しやすくなることが期待される。

左=スタンフォード大学の発表内容/右=KAISTの発表内容 出典:VLSIシンポジウム委員会(クリックで拡大)

 米IBMは、14nmプロセスを適用したPCM(相変化メモリ)を用いたインメモリコンピューティングコアを発表する(同:JFS2-5)。同コアは、8T4R(8トランジスタ4抵抗素子)から成る256×256乗算アレイと、線形電流制御型発振器によるA-Dコンバーターとデジタル処理部を搭載。クロスバーアレイからの電流入力に対する発振周波数を線形に保つ補償回路を持つA-Dコンバーターにより、1GHz動作が可能な行列ベクトル乗算を実現した。1.59TOPS/mm2の面積性能を達成している。

 台湾TSMCは、最先端の5nm HKMG(High-k/Metal Gate) FinFETプロセスで製造した、16kビットのアンチヒューズ型ワンタイムメモリを発表する(同:C16-1)。トランジスタを絶縁破壊から保護する高電圧生成回路や、読み出し時の電力と動作マージンを拡大するエンドポイント検出回路などを実装することで、SoC(System on Chip)出荷後のプログラミングにおいて、1ppb以下のエラーレートと、125℃で10年間のデータ保持を実証したとする。

 台湾MediaTekは、SiP(System in Package)に重要となるCMOSチップ間通信技術を発表する(同:JFS1-3)。MediaTekが提案するのは、超短距離チップ間通信のためのMLINKの物理層。回路は、TSMCの7nmプロセス「N7」で製造されている。回路技術と、ノイズ耐性のある符号化技術を組み合わせて、1mmの超短距離通信時に、信号配線1本当たり20Gビット/秒で0.46pJ/ビットを達成した。これにより、SiPにしたときのデジタル通信の性能を向上できるとする。

左=IBMの発表内容/中央=TSMCの発表内容/右=MediaTekの発表内容 出典:VLSIシンポジウム委員会(クリックで拡大)
       1|2 次のページへ

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.