東芝、次世代パワー半導体向けドライバーICを開発：アナログとデジタル回路を混載

東芝は、次世代パワー半導体向けのゲートドライバーICを開発した。アナログとデジタル回路を1チップに集積しており、パワー半導体で発生するノイズを最大51％も低減することができるという。2025年の実用化を目指す。

[馬本隆綱，EE Times Japan]

パワー半導体で発生するノイズを最大51％も低減

　東芝は2021年10月、次世代パワー半導体向けのゲートドライバーICを開発したと発表した。アナログとデジタル回路を1チップに集積しており、パワー半導体で発生するノイズを最大51％も低減することができるという。2025年の実用化を目指す。

　開発したゲートドライバーICは、パワー半導体の電圧や電流をアナログ回路で検知する。その結果に基づき、デジタル回路で制御方法を切り替える。このため、わずかな部品数で適切な制御を可能とした。制御する時は、低速のデジタル回路と高速のアナログ回路を組み合わせた分解能向上回路によって、高速制御を必要とする部分だけアナログとし、きめ細かな制御を実現したという。

開発した1チップ制御ICの概要と効果、主要技術［クリックで拡大］ 出所：東芝

　また、パワー半導体の高速な電圧、電流波形から、制御や事故の検知に必要な特徴量だけを抽出するアナログ波形の前処理技術を開発。この技術を用いることで、低速なアナログデジタル変換器で故障を検知することができ、短絡が生じてもパワー半導体を速やかに保護することが可能となった。事故状態を検知する時間は、最短2マイクロ秒だという。CMOSプロセス技術を用いているため、製造コストも安価に抑えることができる見通しだ。

　開発したゲートドライバーICを用いると、1.2kVのSiC-MOSFETパワー半導体を制御することができる。しかも、電力損失を増やさず、ノイズ発生の要因となるサージ電圧を約半分に削減した。従来方式で、サージ電圧を同等レベルまで低減すると、モーター駆動時の損失が増えていたという。理論計算によると、開発したゲートドライバーICは、電力損失を25％も低減できることが分かった。

SiC-MOSFETパワー半導体を制御した時のノイズ低減効果と高速な事故検知の結果［クリックで拡大］ 出所：東芝