メディア
連載
» 2021年11月12日 11時30分 公開

「InFO」構造を積層したミリ波帯域用高性能パッケージ福田昭のデバイス通信(332) TSMCが開発してきた最先端パッケージング技術(5)(1/2 ページ)

今回から、さらに高い性能のコンピューティングに向けて「InFO」技術を改良した2種類のパッケージを解説する。

[福田昭,EE Times Japan]

「InFO」を超高性能システム向けに改良した2種類のパッケージ

 高性能プロセッサとその関連技術に関する国際学会「Hot Chips」がことし(2021年)8月22日〜24日にオンラインで開催された。「Hot Chips」は高性能プロセッサの最新技術情報を入手できる貴重な機会として知られている。会期は3日間で、初日が「チュートリアル(Tutorials)」と呼ぶ技術講座、2日目と3日目が「カンファレンス(Conference)」と呼ぶ技術講演会となっており、講演会とは別にポスター発表の機会も用意される。オンライン開催となったことしは、あらかじめ録画されたビデオをプログラムに沿って公開する形式となった。参加登録者は開催後も一定の期間は、オンデマンドで講演を聴講できる。

 初日の「チュートリアル(Tutorials)」では、13件の講演が実施された。その中で「先進パッケージング技術」に関する講演「TSMC packaging technologies for chiplets and 3D(チップレットと3次元集積に向けたTSMCのパッケージング技術)」が極めて興味深かった。講演者はTSMCで研究開発担当バイスプレジデント(現在はシステム集積化手法開発担当バイスプレジデント)をつとめるDouglas Yu氏である。

 そこで本講演の概要を第328回から、シリーズでお届けしている。なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。

講演「TSMC packaging technologies for chiplets and 3D(チップレットと3次元集積に向けたTSMCのパッケージング技術)」のアウトライン[クリックで拡大] 出所:TSMC(Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから)

 本シリーズの前回では、モバイル向け小型薄型パッケージング技術「InFO(Integrated Fan-Out、インフォ)」を低コストの高性能コンピューティング(HPC)向けに改良した「InFO_oS(InFO-on-Substrate)」を解説した。今回からはさらに高い性能のコンピューティングに向け、「InFO」技術を改良した2種類のパッケージを説明する。1つは、2個の「InFO」構造を積層する「InFO_SoIS(System on Integrated Substrate)」。もう1つは、ウエハーに近い大きなモジュールに数多くのシリコンダイ(あるいはチップ)を横に並べてレイアウトし、「InFO」構造を介してチップ間および入出力端子と接続する「InFO_SoW(System on Wafer)」である。

超高性能コンピューティング向けの「InFO」改良技術。左は超高周波(ミリ波)信号に対応した「InFO_SoIS(System on Integrated Substrate)」の断面構造図。右はウエハー規模のモジュールに数多くのチップを並べた「InFO_SoW(System on Wafer)」の実装例(概念図)[クリックで拡大] 出所:TSMC(Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから)
       1|2 次のページへ

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.