3次元積層モジュール「SoIC」の高性能化を支援する高放熱技術：福田昭のデバイス通信（340） TSMCが開発してきた最先端パッケージング技術（13）（1/2 ページ）

今回からは、異種のデバイスを集積化する技術に関する講演部分を説明していく。まずは、放熱技術について解説する。

[福田昭，EE Times Japan]

課題は消費電力から消費電力密度へ

　高性能プロセッサとその関連技術に関する国際学会「Hot Chips」がことし（2021年）8月22日〜24日にオンラインで開催された。「Hot Chips」は高性能プロセッサの最新技術情報を入手できる貴重な機会として知られている。会期は3日間で、初日が「チュートリアル（Tutorials）」と呼ぶ技術講座、2日目と3日目が「カンファレンス（Conference）」と呼ぶ技術講演会となっており、講演会とは別にポスター発表の機会も用意される。オンライン開催となったことしは、あらかじめ録画されたビデオをプログラムに沿って公開する形式となった。参加登録者は開催後も一定の期間は、オンデマンドで講演を聴講できる。

　初日の「チュートリアル（Tutorials）」では、13件の講演が実施された。その中で「先進パッケージング技術」に関する講演「TSMC packaging technologies for chiplets and 3D（チップレットと3次元集積に向けたTSMCのパッケージング技術）」が極めて興味深かった。講演者はTSMCで研究開発担当バイスプレジデント（現在はシステム集積化手法開発担当バイスプレジデント）をつとめるDouglas Yu氏である。

　そこで本講演の概要を第328回から、シリーズでお届けしている。なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。

講演「TSMC packaging technologies for chiplets and 3D（チップレットと3次元集積に向けたTSMCのパッケージング技術）」のアウトライン。今回から3番目のパート「New Heterogeneous Integrations」に入る［クリックで拡大］ 出所：TSMC（Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから）

　前回までは、TSMCが開発し、商用化してきた最先端パッケージング技術に関する講演部分を紹介してきた。今回からは、異種のデバイスを集積化する技術に関する講演部分を説明していく。いずれもTSMCが開発中の技術である。講演で説明した技術は2つあり、最初が放熱（冷却）技術、次がシリコンフォトニクス技術となる。

　ここからは放熱（冷却）技術の講演部分を記述していこう。半導体パッケージが採用してきた放熱手法は大別すると、消費電力が低い（おおよそ1W以下）のパッケージに適する「自然空冷」、消費電力が中程度（数W）のパッケージに適する「強制空冷」、消費電力が高い（数十W以上）パッケージに適する「伝導水冷（あるいは伝導液冷）」に分かれる。

　これらの技術はパッケージ全体の消費電力に注目している。しかし最近では、局所的に消費電力の大きな部分、すなわち消費電力密度（発熱密度）を重視するようになった。複数の異なるシリコンダイを収容するパッケージや複数の異なるコアを内蔵するシリコンダイでは、消費電力がダイあるいはコアによって大きく異なる。消費電力密度（発熱密度）の高い領域に対して高い性能の放熱（冷却）手段を導入することが望ましい。