AIチップ設計拠点が23年4月に本格始動：中小／ベンチャーの開発を加速

新エネルギー・産業技術総合開発機構は2023年3月17日、中小／ベンチャー企業などのAIチップ開発を加速するため、2019年から試験運転していた「AIチップ設計拠点」（東京都文京区）を2023年4月1日から本格運用すると発表した。

[半田翔希，EE Times Japan]

　新エネルギー・産業技術総合開発機構（NEDO）は2023年3月17日、中小／ベンチャー企業などのAI（人工知能）チップ開発を支援する「AIチップ設計拠点（以下、AIDC）」（東京大学浅野キャンパス内／東京都文京区）を2023年4月1日から本格運用すると発表した。

　AIDCでは、利用者の計画に応じてフレキシブルに構築できる半導体設計環境や、AIチップ向けIP（Intellectual Property）の設計／評価プラットフォームなどを提供。利用者は、AIチップの設計からデモシステム開発まで短期間かつ低コストで実現できるという。利用希望者は、AIDCのHPから利用申請を行う必要がある。

AIDCの機能［クリックで拡大］ 出所：NEDO

　同拠点は、NEDOが展開する「AIチップ開発加速のためのイノベーション推進事業」において、産業技術総合研究所（産総研）、東京大学と共同で設置したものだ。2019年10月から試験運用を開始し、AIチップ設計に必要なEDAツールやH／Wエミュレーターなどの設計環境を整えると共に、設計のための共通基盤技術の開発、知見／ノウハウの蓄積や人材育成を進めてきた。AIDCの利用者は、2023年1月時点までの合計で195人、74プロジェクトに達しているという。

AIDCで整備されている設計環境

　AIDCでは、EDAツール、H／Wエミュレーター、標準IPコア、高性能なサーバマシン、大容量のストレージを整備している。

• 【EDAツール】上流設計に関するEDAツール群の他、物理設計に関するツール群が利用可能
• 【H／Wエミュレーター】国内最大規模の23億ゲートの大規模回路で100億サイクルを数時間で検証できる
• 【標準IPコア】28nm、12nmプロセスで利用できる標準インタフェース回路を準備している他、それらの標準IPコアを登載した評価チップと評価ボードを用いて、利用者が開発した回路と標準コアの接続などをH／Wエミュレーターで事前に評価可能

　2023年4月1日以降、産総研の約款で定めるプランとオプションを組み合わせることで、利用者は自社の設計計画に合わせ、フレキシブルに半導体設計環境を構築できる。

設計作業量に合わせたフレキシブルな設計環境構築のイメージ［クリックで拡大］ 出所：NEDO

　また、AIDCでは、AIアクセラレーター設計にかかるコストや時間の削減に向け、共通基盤技術として標準システム回路や検証回路、テスト回路、評価ボード、ソフトウェア開発環境などを開発。これらを、AIアクセラレーター向け設計／評価プラットフォームとして提供する。AIDC利用者は、同プラットフォームを活用することで、短期間（従来比45％以下）かつ低コストで、各企業独自のAIアクセラレーター搭載チップの設計、試作から組み立て、評価、デモシステム構築まで一括して行う環境を入手できるという。

　既に28nmプロセスによる設計／評価プラットフォーム「AI-One」の動作を確認していて、参加した6機関によるAIアクセラレーターのデモンストレーションに成功している。

　さらに、12nmプロセスによる設計／評価プラットフォームの実証中だ。中小／ベンチャー企業2社の協力を得て、3種類の独自AIアクセラレーターを搭載した実証チップ「AI-Two」を設計し、外部の製造会社で試作した実チップの組み立てと評価ボードへの実装を完了、チップ評価を開始しているという。また、各協力会社で自身のAIアクセラレーターの評価をしていて、これまでに3種類のAIアクセラレーター全てが設計通りの周波数で動作することを確認。今後、AIアクセラレーターの機能を確認し、2023年3月までに設計／評価プラットフォームとして整備の完了を目指すとしている。

現在実証中の設計・評価プラットフォーム「AI-Two」［クリックで拡大］ 出所：NEDO