CPU／GPUとメモリを3次元実装、東工大などが開発：大容量データを低電力で伝送可能

東京工業大学は、CPU／GPUとメモリを3次元実装するハイブリッド3次元実装技術「BBCube 3D」を開発した。CPU／GPUとメモリ間で、大容量データを低電力で伝送することが可能となる。

[馬本隆綱，EE Times Japan]

DDR5と比較しデータ伝送の帯域幅は13倍、消費電力は20分の1に

　東京工業大学科学技術創成研究院異種機能集積研究ユニットの大場隆之特任教授らは2023年7月、CPU／GPUとメモリを3次元実装するハイブリッド3次元実装技術「BBCube 3D」を開発したと発表した。CPU／GPUとメモリ間で、大容量のデータを低電力で伝送することが可能となる。

　今回の研究は、東京工業大学を中心とする産学研究プラットフォーム「WOWアライアンス」と共同で行った。BBCube 3Dは、バンプレスCOW（Chip-on-Wafer）やWOW（Wafer-on-Wafer）プロセスによって、CPU／GPUとメモリを3次元積層する技術。配線にCu（銅）を採用し、埋め込み・研磨によって垂直配線を行う「CuダマシンTSV（Through Si Via）配線」を用いることで、バンプレス化に成功した。

　具体的なバンプレスCOWとWOWの製造プロセスはこうだ。ワッフル状のウエハーにCPUまたはGPUのチップを搭載してモールディングをする。このウエハーを薄くしてTSVを形成する。同じようにして、キャッシュチップをワッフルウエハーに搭載してモールディング。これをCPU／GPUのウエハーに積層して薄くする。その後、TSVを形成してCPU／GPUとキャッシュを接続する。

　DRAMウエハーは、キャリアウエハーに貼りつけた後に薄くして、CPU／GPUやキャッシュを搭載したウエハーに積層する。その上で、TSVを形成しキャッシュとDRAMを接続する。必要な容量のDRAMウエハーを積層した後、個別に切断し最終的なチップに仕上げる。

バンプレスWOWとCOWのプロセスフロー［クリックで拡大］ 出所：東京工業大学

バンプレスWOWとCOWの断面写真［クリックで拡大］ 出所：東京工業大学

　研究グループは、3次元電磁界解析を用い、BBCubeのTSVにおける寄生容量を算出した。このデータから、3次元実装した従来のTSVと比べ16倍の密度を実現しつつ、配線の寄生容量は20分の1になることが分かった。しかも、CPU／GPUとメモリ間は1万6000本もの信号線で超並列に接続できるという。

TSVモデルと寄生容量計算結果［クリックで拡大］ 出所：東京工業大学

BBCube 3Dの構成［クリックで拡大］ 出所：東京工業大学

　CPU／GPUとメモリ間のデータ伝送におけるエネルギーも解析した。この結果、BBCube3DはPC／サーバ用メモリ（DDR5）と比べ13倍、AIなどに用いる広帯域メモリ（HBM2E）に比べ4倍という帯域幅でデータ伝送を実現しながら、電力消費はDDR5の20分の1、HBM2Eの5分の1に抑えることができるという。

データ伝送容量とデータ伝送にかかるエネルギー［クリックで拡大］ 出所：東京工業大学

　研究グループは今後、CPU／GPUとメモリをバンプレスWOWとCOWプロセスで積層したBBCube 3Dを試作し、「大容量データ伝送と低消費電力の両立」について実証していく。