超多ピンと複数ダイ搭載を両立させた小型パッケージFO-WLP：福田昭のデバイス通信（435） 2022年度版実装技術ロードマップ（59）（2/2 ページ）

[福田昭，EE Times Japan]

FO-WLPはマルチチップの格納が容易

　FO-WLPの組み立て工程には、いくつかのバリエーションがある。まず、キャリアにシリコンダイを配置してから再配線層（RDL）と外部端子を形成する「チップファースト（Chip First）」と、キャリアに再配線層を形成してからシリコンダイを搭載する「RDLファースト（RDL First）」に分かれる。さらに「チップファースト」には、シリコンダイの回路面を下にして載せる「フェースダウン（Face Down）」と回路面を上にして載せる「フェースアップ（Face Up）」がある。

　以下は、初期に開発されて現在でも標準的なFO-WLPである「チップファースト」かつ「フェースダウン」の組み立て工程を説明しよう。はじめは既に述べたように、回路を形成済みのシリコンウエハーを裏面から所望の厚さになるまで研削し、個々のシリコンダイに切り離す。それからキャリアにシリコンダイ（チップ）をフェースダウンで再配置する。ここで重要なのは、マルチチップの格納を前提にした配置（図面では2枚のチップを1個のFO-WLPに格納）が可能なことだ。WL-CSPはシングルダイが前提なので、パッケージに収容できる回路の規模を大きくできない。FO-WLPは2枚〜3枚といったチップを横に並べて1個のパッケージに組み立てられるので、大規模な回路を収容しやすい。

FO-WLPの組み立て工程（初期の工程であり、現在でも主流の工程）［クリックで拡大］ 出所：JEITA　Jisso技術ロードマップ専門委員会（2022年7月7日に開催された完成報告会のスライド）

　キャリアの表面にはあらかじめ粘着性フィルムが貼ってある。フェースダウンで置かれたシリコンダイはこのフィルムに貼り付く。次にモールド樹脂でシリコンダイの周囲を覆って疑似ウエハーを作成する。続いて疑似ウエハーからキャリアを剥がす。するとシリコンダイの回路面が露出するので、回路面に再配線層（RDL）を形成し、外部端子（はんだボール）を載せる。最後に個々のパッケージに切り離す。

⇒（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧