メディア

注目が集まるチップレット技術で2023年に見られた重要なブレークスルー：SoCからの移行は加速していくか（3/3 ページ）

» 2024年03月26日 11時30分公開

MLワークロード向けチップレット

　AI演算および推論プロセッサのサプライヤーであるd-Matrixは、有機基板でエネルギー効率の高いD2D接続を実現するチップレットプラットフォームを手掛けている。ODSA BoW規格に基づく同社の「Jayhawk」シリコンプラットフォームは、2021年にローンチされたd-Matrixの「Nighthawk」チップレットプラットフォームを土台に構築されている。

　d-MatrixのCEO（最高経営責任者）であるSid Sheth氏は、「これは、電力消費が大きく遅延に極めて敏感な生成AIをターゲットとしたチップレットベースのアーキテクチャに基づく、世界初のインメモリコンピューティングプラットフォームだ」と述べている。同社のチップレットは、要求の厳しいマシンラーニング（ML）ワークロードに即したスケーラビリティと効率性をサポートするためブロックグリッド配列で構築されている。

More than Mooreの実現

　チップレットのエコシステムはゆっくりと、だが着実に形成されつつある。AMD、Intel、NVIDIA、TSMCといった大手メーカーと並び、スタートアップ企業が台頭していることも特筆に値するだろう。また、BoWやUCIeをはじめとするチップレット規格が急速に成熟しつつあることがヘテロジニアス単一パッケージシステムにおけるD2Dインターコネクトの進化につながっている。

　これらに革新的な設計アーキテクチャと洗練されたツールを組み合わせることが、ヘテロジニアスコンピューティングプラットフォーム向けのチップレットソリューション開発を加速させることになるだろう。その結果、従来の単一ダイの2Dチップに代わる新しいソリューションによって「More than Moore」の考えが実現されるはずだ。

原文へのリンク

日本との協業を加速するTenstorrent　LSTCにチップレットIPをライセンス供与
Tenstorrentが、AI（人工知能）アクセラレーターの開発において日本との協業を加速している。2024年2月には、同社のRISC-V CPU「Ascalon」のカスタムバージョンを含む3つのチップレット設計を、日本の技術研究組合最先端半導体技術センター（LSTC）にライセンス供与すると発表した。
パッケージのサイズからは判別不能　「シリコン面積比率」が示す高密度実装
近年、半導体ではパッケージの高密度化が進んでいる。パッケージのサイズからは、搭載されているシリコンの“総面積”は分からない。今回は、2023年に登場した話題のプロセッサを、「パッケージ面積に対するシリコン面積の比率」という観点で見てみよう。
「半導体業界の巨人」3社がCFETに照準　製造では課題が山積も
「More than Moore」の立役者、過熱する先進パッケージング開発
「More than Moore」を進める技術の一つとされる先進パッケージングの開発が加速している。本稿では、Intel、TSMC、Samsung Electronicsのパッケージング技術動向を解説する。
Samsungが横浜市に次世代パッケージング技術の研究拠点を設置へ
Samsung Electronicsが、横浜市の「みなとみらい21地区」に、半導体の次世代パッケージング技術の研究拠点「アドバンスド・パッケージ・ラボ」を新設する。2024年度の開設を予定している。
チップレットは「ムーアの法則」を救うのか？
微細化による「ムーアの法則」がスローダウンする中で注目が集まるチップレット技術。本稿ではそのメリットや課題、業界の最新動向を紹介する。