「PCIe 6.2＋CXL 3.1」でAI性能向上の限界を超える：インターコネクト技術が鍵に（2/2 ページ）

[Krishna Mallampati（XConn Technologies），EE Times]

CXL対応でAI性能は変わるのか

　次世代のCXL対応チップは、AIアクセラレーターとメモリプール間の直接通信をサポートし、効率性を大幅に高めることによって、AI駆動型のコンピューティングに革命を起こすことができる。このような相互接続は、データ移動のボトルネックを低減し、インテリジェントなメモリ割り当てを実現することで、AIモデルが情報を処理したり、変化するワークロードに適応できるようにする。次世代のCXL 3.1／PCIe 6.2技術は、既存アーキテクチャの先を見据え、新たな可能性を解放し、究極の効率性やリアルタイムの意思決定を必要とするアプリケーションをサポートする。

　このような次なるイノベーションにより、ワークロード分散や計算リソース割り当てを最適化する自己学習型AIモデルの潜在可能性が、かつてないほど実現に近づき、ハリウッドのAIを彷彿（ほうふつ）とさせる。AIはこのようなイノベーションを活用することで、以下を実現できるようになるだろう。

• メモリ／コンピューティングのシームレスな統合：未来のCXLチップは、より強く相互接続されたフレキシブルなメモリ階層をAIアーキテクチャに提供し、既存の構造に関係するレイテンシを低減する
• ダイナミックなワークロード適合：AIワークロードは、次世代のCXL対応メモリ共有により、異なるハードウェアアクセラレータ全体で流動的に拡張することで、全体的な効率性とスループットを高められるようになる
• 消費電力量の削減：オンデマンドでメモリを割り当て、AI推論ワークロードを最適化できるため、エネルギー消費量を大幅に削減し、AIシステムの持続可能性を高め、電力制限なしにエッジで運用できるようになる

　“ハリウッドレベル”のAIが今まさに実現しようとしているが、その急激な進化に遅れずについていくためのインフラが必要だ。AIシステムは、最新のPCIe 6.2高速データ転送とCXL 3.1メモリプーリング機能とを組み合わせることにより、これまでない効率性レベルやスケーラビリティ、性能を達成できる。このような技術が、機械学習や計算効率において新たな領域を切り開く可能性を秘めたAIアーキテクチャの土台を作るのだ。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク